问题周期约束的问题请教

maomao2850 · 发表于 2015-7-24 00:37:55

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我用的XC3S500E，开发一个项目，外接ADC,ADC的采样数据，DCLK,FCLK，连接到FPGA上，FPGA还连接了外部晶振，我用ISE需要对时钟进行周期约束，需要线束的是外部晶振时钟sys_clkin,也想对ADC的DCLK进行周期约束，但是在约束编辑器中只能看到sys_clkin,却看不能DCLK,这是为什么，我直接在UCF文件中对DCLK进行结束，但是打开约束编辑器的时候即提示报错，这是为什么，我怎么才能对DCLK也做约束？请高手指教。
QQ图片20150724003909.png

maomao2850 · 发表于 2015-8-24 14:55:16

好吧，已经解决了

[求助] 问题周期约束的问题请教

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1