在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: ff1268

[求助] SAR ADC加入校正电路后输入范围变小

[复制链接]
 楼主| 发表于 2015-7-26 12:44:22 | 显示全部楼层
谢谢你的回应^^我会在多加尝试的,
再次感谢各位提供的建议
发表于 2016-1-6 11:40:52 | 显示全部楼层
改变Vref的电压,就可以不用减小输入电压的范围了
发表于 2016-1-6 13:26:15 | 显示全部楼层
你们这种方式的冗余校正,输入范围减少是很正常的啊,至于中间有个说的加了一个32的电容,那输入范围也会减少啊,我很奇怪为啥他说没。还有这种非二进制冗余最好说成是校正,作用是校正比较过程中的动态误差。而我们常说的校准是指校准电容本身存在的mismatch等引起的静态误差
发表于 2016-2-2 13:44:34 | 显示全部楼层
回复 13# zengyl


    非常同意你的观点
发表于 2016-2-2 16:00:15 | 显示全部楼层




    因为你的采样电容大于DAC电容了,所以增益大于1。解决办法,如果不是底板采用,可以让校准电容不参与采样(不接input,接VCM),如果是底板采样,那只能提高reference电压。
发表于 2016-2-2 16:04:16 | 显示全部楼层
楼主用的是chun-cheng LIu的冗余位办法,这个不叫校准。
多余的电容参与采样,比如导致增益大于1,要么让冗余电容不参与采样(接VCM,底板采样的情况不适用),要么增加reference。
 楼主| 发表于 2016-2-4 20:24:39 | 显示全部楼层
想不到這一篇還有人回覆啊!!真是謝謝各位了,SAR ADC真是相當有趣的系統電路,每天感覺都可以發現新東西,不知道是不是我太弱了,類比電路真的是博大精深,好難學,但好玩啊!
希望我在工作的時候也能做adc^^
发表于 2017-4-20 15:43:29 | 显示全部楼层
学习了,不错的经验
发表于 2017-12-4 15:29:13 | 显示全部楼层
SAR ADC加入校正电路后输入范围变小
发表于 2018-1-26 15:29:39 | 显示全部楼层
回复 6# hzj8671

你中间用两个32 是有分段电容还是什么,没看懂,能解释一下吗?谢谢大神
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-1 05:10 , Processed in 0.028848 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表