关于给定要求，写sdc约束的两个小问题

jiazhang

给出电路图和一些要求，如下图：







假设uncertainty是 0.15 ns，周期为 3ns，然后让设置output delay

请问： 那么 out1 的 output delay 是多少呢？ 我的计算是
set_output_delay -max [expr 0.15+0.42+0.08] [get_ports out1]

对于combinational 的要求，可以如下设置：

让cin1的input delay和cout的output delay加起来等于 3.0-2.45 即可

不知道理解的对不对，请大神门帮忙看下