在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6057|回复: 11

[求助] LVS检查PAD全不匹配!

[复制链接]
发表于 2015-7-14 11:24:02 | 显示全部楼层 |阅读模式
600资产
本帖最后由 罗蒙 于 2015-7-14 11:27 编辑

10.png 1.png 2.png 3.png 4.png 5.png 6.png 7.png 8.png 9.png 第一张图:是我对port添加的TEXT。第2张到第5张图:是电源pad的不匹配情况;最后五张:是信号pad不匹配的情况!!  希望高手指点!! 我的lvs检查,全是pad不匹配!!

发表于 2015-7-14 11:46:28 | 显示全部楼层
你的主要问题是,对于calibre用法还是不太熟,这些都是calibre DRC/LVS的基本功!上面的主要问题还是text label的问题!这个问题很好解决,只是你还没弄明白,实在不行,你看看DRC 文件里面有写如何标志label层,用哪层的
 楼主| 发表于 2015-7-14 15:15:42 | 显示全部楼层
回复 2# 蓝风紫心

11.png 您好!这是DRC中的TEXT的一些定义,您说的我出现的问题是:text label的问题!我还是不知道如何解决啊?
发表于 2015-7-14 15:31:22 | 显示全部楼层
去掉pad的hcell,

这个是vsi IO cdl里面有bondpad的diode,而bondpad本身没有cdl,
把pad从hcell list里面拿掉 再做一次

另外,你加了bondpad么? pad head
 楼主| 发表于 2015-7-14 16:27:45 | 显示全部楼层
本帖最后由 罗蒙 于 2015-7-14 16:28 编辑

回复 4# icfbicfb


   我加了bond pad的,但是我在spice中把bond删除了! 我把bonding pad从hcell中拿掉了,但是还是原来的错误!
发表于 2015-7-14 17:06:13 | 显示全部楼层
NWDIO在layout中没被识别
 楼主| 发表于 2015-7-14 17:11:30 | 显示全部楼层
回复 6# damonzhao


   版主!应该怎么解决啊!
发表于 2015-7-14 17:18:59 | 显示全部楼层
回复 7# 罗蒙


   PLAVDDH那个你确认下版图为啥没识别,对照lvs rule看看是否缺失layer。
另外,如果你的设计用的IO是foundry提供的,可以考虑把这些单元box做lvs验证,然后把这部分错误反馈foundry
 楼主| 发表于 2015-7-15 10:12:10 | 显示全部楼层
回复 8# damonzhao


   谢谢版主!
 楼主| 发表于 2015-7-15 15:34:35 | 显示全部楼层
回复 2# 蓝风紫心


   您好!我的这个问题怎么解决啊?求救啊
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-5 15:07 , Processed in 0.032924 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表