设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › (xilinx fpga)有人知道全局时钟（GCLK进，非MGTREFCLK进 ...

发新帖

查看: 2858|回复: 1

[求助] (xilinx fpga)有人知道全局时钟（GCLK进，非MGTREFCLK进）经pll后怎样接入GTP模块？

发表于 2015-7-7 10:18:22 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

(xilinx fpga)有人知道全局时钟（GCLK进，非MGTREFCLK进）经pll后怎样接入GTP模块？
是不是就输给tile_clk00_in就行了吗，那TILE0_GCLK00_IN 和TILE0_PLLCLK00_IN有什么样

回复

发表于 2015-7-7 11:03:58 | 显示全部楼层

要看你的系列，你官网上下了datasheet看下，专门讲时钟部分的，里面有说明到底怎么接连到serdes，高级系列里面有个BUFH可以直接拉到参考时钟上，记不清了，上官网找了看下知道

EETOP创芯人才网职位发布入口

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-27 16:05 , Processed in 0.013070 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表