STA 里的hold uncertainty一般怎么设置

Veriart · 发表于 2015-7-7 00:32:48

您需要登录才可以下载或查看，没有账号？注册

×

看到置顶帖子里说post-CTS后hold uncertainty一般为0，请问这是否也适用于P&R之后的STA？好像也有说设置为其他值的。
另外，如果不是为0的话，那么一般应怎么设置呢？原理是什么呢？在不同工艺下，比如65nm 45nm 28nm下，这个值通常为多大？

谢谢！

Timme · 发表于 2015-7-7 01:08:55

本帖最后由 Timme 于 2015-7-7 01:10 编辑

要比该Corner下最快DFF的CK->Q值小，原理见Hold is not setup - derate is not OCV

icfbicfb · 发表于 2015-7-8 13:39:27

通常设0.2 ，觉得大就0.1

你问了个很难回答的问题，

西游人 · 发表于 2015-7-10 22:58:50

这个不用设置的吧，

hjacky2010 · 发表于 2015-7-12 15:53:18

要比该Corner下最快DFF的CK->Q值小，原理见
Timme 发表于 2015-7-7 01:08

登录/注册后可看大图

文件很经典，受用，THANKS！

cn_dabby · 发表于 2022-4-2 13:42:52

谢谢分享

账号		自动登录	找回密码
密码			注册

[求助] STA 里的hold uncertainty一般怎么设置