VHDL testbench问题求解

小金豆

请各位大侠指点：     问题描述如下，使用的是Quartus 2 11.0自动生成的testbench模板，在模板里面添加时钟产生过程，和激励信号，暂且不管输出的波形，时钟信号就没有波形，没找到原因在哪里呢？请各位赐教。

1. constant PERIOD: time :=50 ns; clk_gen:process
   
2. begin
   
3.         wait for (PERIOD/2);
   
4.                 CpldClk <= '1';
   
5.         wait for (PERIOD/2);
   
6.                 CpldClk <= '0';
   
7. end process clk_gen ;   
   
8. Apwm_gen:process
   
9. begin
   
10.                 ControllerGpio11 <='1';
    
11.                 ControllerGpio1 <='1';
    
12.         wait for (PERIOD*2);
    
13.                 ControllerGpio11 <='0';
    
14.                 ControllerGpio1 <='0';
    
15.         wait for (PERIOD*2);
    
16.                 ControllerGpio1 <='1';
    
17. end process Apwm_gen ;  
    
18. A_en_gen:process
    
19. begin
    
20.         --ControllerGpio11 <='1';
    
21.                 ControllerGpio8 <='1';
    
22.         wait for (PERIOD*11);
    
23.                 ControllerGpio8 <='0';
    
24. end process A_en_gen ;   
    

复制代码

小金豆

再此补充下 是在Quartus 2 11.0调用ModelsimSE 6.5进行仿真。请各位大侠指点下。

菜鸟要飞

缩小看看