在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1927|回复: 3

[求助] 新手求教,关于E2PROM的操作

[复制链接]
发表于 2015-6-26 21:13:51 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我捣鼓了两天E2的代码了,实在不知道哪出问题了,特此向大神们求教。我用FPGA读写AT24C02模块(A1、A2、A3接3V3,虽然手册让接VSS不过用单片机实验后发现接高电平也没事),我先用单片机将E2模块调通,然后移植成verilog hdl。用FPGA实验的结果为将SDA设为高阻态接收应答时波形异常,如果一个字节的最后一位是1则卡在应答处,如果是0就过去了。下图是我抓到的波形(我发送的器件地址为AEH,字地址为88H,数据为AAH)。 IMG_20150626_211227.jpg IMG_20150626_204527.jpg IMG_20150626_204515.jpg
 楼主| 发表于 2015-6-26 21:19:14 | 显示全部楼层
这是我的代码 My_Project_IIC.rar (4.05 MB, 下载次数: 10 )
 楼主| 发表于 2015-6-26 21:48:35 | 显示全部楼层
这是我抓的单片机的波形 IMG_20150626_214720.jpg IMG_20150626_214124.jpg
 楼主| 发表于 2015-6-27 14:24:53 | 显示全部楼层
我找到原因了,因为在写起始信号和终止信号的时候我在同一个时钟下同时操作了SCL和SDA导致无法生成正确的起始和终止信号。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-21 00:33 , Processed in 0.042089 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表