同步器的展宽

glace12123

1. always @(posedge fast_clk or negedge rst_n)
   
2. begin
   
3.     if(rst_n == 1'b0)
   
4.         fast_ext <= 8'h0;
   
5.     else
   
6.         fast_ext <= {fast_ext[6:0],fast_pls};
   
7. end
   
8. 
   
9. 
   
10. always @(posedge slow_clk or negedge rst_n)
    
11. begin
    
12.     if(rst_n == 1'b0)
    
13.         begin
    
14.             pls_r1 <= 1'b0;
    
15.             pls_r2 <= 1'b0;
    
16.             pls_r3 <= 1'b0;
    
17.         end
    
18.     else
    
19.         begin
    
20.             pls_r1 <= |fast_pls;
    
21.             pls_r2 <= pls_r1;
    
22.             pls_r3 <= pls_r2;
    
23.         end
    
24. end
    
25. 
    
26. 
    
27. assign pls_pose = pls_r2 & (~pls_r3);
    

复制代码

这样做是可以的，而且在FPGA很多项目里用过了，但是这样做同步的第一级有组合逻辑。。。你可以可以尝试在快时钟域就把脉冲延拓，然后在慢时钟域就可以纯粹2拍同步。

谁枫而飘

回复 7# vongy

这个代码我下去实现了下，并不能把原数据展宽10倍，只能让原数据的高电平为时钟周期的10倍，如果原数据高电平周期为时钟周期的10倍，就不会有变化，好像在跨时钟域中这样也能保证数据的正确传输，只是说法不太对