为什么28nm process下PMOS管的阈值电压小于NMOS

wangzhen_8811

众所周知，在较大沟道长度时代（不考虑衬偏效应），NMOS阈值电压Vthn小于PMOS管阈值电压。比如0.5um工艺下Vthn=0.7V，|Vthp|=0.8V;
然而，28nm工艺下，以某TSXX为例，Vthn=0.5V，|Vthp|=0.4V.
请问有大侠能解释下吗？最好从工艺和半导体物理角度解释下，不胜感激！

zaelste

回复 1# wangzhen_8811

单独谈VTN, VTP 大小没有很大意义. 在同一个TECHNOLOGY, 有不同VTH的器件, 比如LVNMOS, LVTNMOS, HVTNMOS等等. 这一切都以设计为主, 比如是高速,或者LOW LEAKAGE 等等. 关于VTH 的大小, 受很多因素影响, STI, DOPANT, CHANNEL LENGTH, WIDTH, GATE MATERIAL WORKFUNCTION, OXIDE LAYER THICKNESS等很多因素. 不要太纠结大小, 一切为DESIGN 服务.

semico_ljj

回复 5# wangzhen_8811

vth 高，那么亚阈值的漏电就小，本来Nmos的漏电就大，到了sub50nm，为了特殊考虑，把Nmos的Vth设定的高了一点

wangzhen_8811

回复 13# vdslafe
是的，可以保证delay足够小了。谢谢赐教！实际做的过程中发现漏电不小。什么事情都是一体两面

vdslafe

回复 12# wangzhen_8811


    好处大了。数字inverter 可以基本做成1:1， 这样寄生也小，delay可以优化。模拟也有好处多多，这个只有你自己体会。28hpm 是个好工艺。

wangzhen_8811

回复 8# vdslafe


    我觉得应该就是这个原因了，Id/gm会变大些。实在想不通还有些什么其他的好处

wangzhen_8811

回复 10# fuyibin

谢谢 fuyibin，因为我是做IP的，所以尽量要求采用SVT（standard Vth）。过去做0.35ym，0.18um都是注意的Vthn<|Vthp|，所以接触28nm后觉得奇怪。如果说是为了提高PMOS的Ion（在尺寸不变情况下），降低Vthp是很简便的方法。

fuyibin

众所周知，在较大沟道长度时代（不考虑衬偏效应），NMOS阈值电压Vthn小于PMOS管阈值电压。比如0.5um工艺下V ...
wangzhen_8811 发表于 2015-6-15 14:50

                               
登录/注册后可看大图

首先这个众所周知就有问题，NMOS/PMOS的vth并不是一定符合某种比例
Vthn < Vthp的这种规律也许在180nm时候就不在正确了
对于某个fab，某个process node，都会有自己的目标，包括Ion/Ioff等众多参数
Vth是根据需要来调整的
总的来说，nmos Ion大约是在 pmos的2, 3倍，现在在高阶工艺nmos越来越快，NMOS/PMOS vth的调整也会基于这方面的考虑

BTW, 现在主流process都会有lvt, svt, hvt的vth，所以不用老的思维方式去思考问题，MOSFET的vth是根据具体需求来调整的，没有硬性规定

lwjee

回复 7# wangzhen_8811

这个应该是不是28nm的特点，其他工艺也是这样。不知道为什么

vdslafe

让pmos 提速，这样整体速度快。这个很好理解啊