在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3191|回复: 6

[求助] Current Steering DAC的 响应时间

[复制链接]
发表于 2015-6-14 19:37:28 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
现在在做一个1.1V 10bits的current steering DAC,关于他的settle time有个疑问 : DATA<9>从0到1,或者从1到0,他的响应时间从是达不到spec(50ns);
我的做法是用一个运放来驱动1023个电流镜,当DATA<9>变化时,发现电流镜的gate电压VB有几个mV的抖动,且响应时间很慢,导致电流的稳定时间很长;
有想过加大VB和 VDD之间的电容,VB的抖动减小;
有想过加大运放的尾电流,减小响应时间;
电流镜的单位电流也成倍的增加过(减小负载电阻);
但以上三种方法对结果改善不明显,还是很长的响应时间;
请各位大侠给些建议吧,怎么可以有效地找到问题的关键,到底是什么原因导致响应时间一直小不下来?谢谢!
发表于 2015-6-14 20:27:18 | 显示全部楼层
50ns几乎是随便做的节奏,current mirror gate不应该被disturbed
 楼主| 发表于 2015-6-15 09:09:44 | 显示全部楼层
回复 2# hezudao

那请问,到底是加大VB和VDD之间的电容就可以了呢,还是其他的方法?真心希望得到您真心的有用的回复,谢谢!
发表于 2015-9-24 11:09:38 | 显示全部楼层
回复 1# 小蝌蚪

我也在做10位DAC,请问你的建立时间怎么仿的,是在输入端加10个vpwl电源的信号,每个电源信号都是一样的,并由全0变成全1,或全1变成全零,静候你的回答
发表于 2016-7-26 15:38:16 | 显示全部楼层
thnak you
发表于 2018-7-26 09:03:18 | 显示全部楼层
谢谢分享
发表于 2018-7-26 09:41:50 | 显示全部楼层
谢谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 04:31 , Processed in 0.021743 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表