在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2069|回复: 4

[求助] Fitter Question

[复制链接]
发表于 2015-6-10 16:25:07 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 踏燕马 于 2015-6-10 16:26 编辑

我在.v 文件中定义了一个LUT:cycloneii_lcell_comb \fpu_exceptions:u6|out~40_I (        .dataa(\fpu_exceptions:u6|out_2[40] ),
.datab(rst),
.datac(\fpu_exceptions:u6|out~32 ),
.datad(in),
.combout(\fpu_exceptions:u6|out~40 ));
defparam \fpu_exceptions:u6|out~40_I .sum_lutc_input = "datac";
defparam \fpu_exceptions:u6|out~40_I .lut_mask = "0F22";

但是,综合布局布线后,在chip planner中观察到的LUT结构是这样的:
和dataa,datab,datac,datad端口连接的信号发生了变化,mask也发生了变化,估计是在综合的过程中,quartus对LUT进行了优化,逻辑功能是对的。怎么才能消除这些变化呢? 需要在Analysis & Synthesis setting中改变设置吗?求,大神赐教!
chip planner.PNG chip planner.PNG
发表于 2015-6-10 19:53:19 | 显示全部楼层
取消综合和FIT时的优化选项。
发表于 2015-6-10 20:13:06 | 显示全部楼层
没有办法自动消除
 楼主| 发表于 2015-6-11 08:46:28 | 显示全部楼层
回复 2# insunshinecn


请问具体要off Analysis & Synthesis,Fitter setting 中那几个选项呀?
发表于 2015-6-11 16:57:57 | 显示全部楼层
学习中  来看看
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 02:02 , Processed in 0.019540 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表