在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2341|回复: 4

[求助] 有一个问题,VHDL在同一个process里面可不可以写两个状态机

[复制链接]
发表于 2015-6-7 20:28:41 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本人刚从Verilog到VHDL
发表于 2015-6-8 00:18:43 | 显示全部楼层
敏感列表里边放那个状态呢
发表于 2015-6-8 08:31:53 | 显示全部楼层
可以,嵌套的话就这样写
发表于 2015-6-8 20:46:47 | 显示全部楼层
写十个都可以,为了功能清晰还是分开的好。利于修改
发表于 2015-12-10 10:01:17 | 显示全部楼层
可以写多个,就是要注意状态机之间的接口清晰
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 21:50 , Processed in 0.018314 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表