在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4171|回复: 9

[求助] 芯片power分布问题

[复制链接]
发表于 2015-5-26 14:14:15 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教各位同学,在芯片设计初始是依据什么分配power pad。比如说,需要一个芯片需要多少power pad。每个power pad分别放在什么位置才能保值IR drop不会太大。
谢谢!
发表于 2015-5-26 14:33:39 | 显示全部楼层
当然是月平均越好啦,具体要用专门的工具分析,比如redhawk
发表于 2015-5-26 21:57:06 | 显示全部楼层
通常是4周, 根据芯片功耗来一些,再者和封装引脚数目也有关系,如果没有limit,那就越多越好了
 楼主| 发表于 2015-5-27 09:26:08 | 显示全部楼层
回复 2# loveheihei

谢谢!我在本坛看到关于redhawk工具的一些问题,学习一下。
 楼主| 发表于 2015-5-27 09:32:25 | 显示全部楼层
回复 3# icfbicfb


   请问icfbicfb,我在综合时设置最低power分析effort,得出最差功耗。再根据这个功耗数值和电源pad可以通过的电流,计算出需要多少个电源pad。
这个做法预估power pad数目可以吗?
另外如果是四周平均分布,我怎样才能知道我放置的power pad够还是不够呢?
我希望在项目的初始可以有个大概的估计,如果等到做IR drop再发现电源不够是惨了。

非常感谢回复,赞!
发表于 2015-5-27 15:03:08 | 显示全部楼层
一般是越多越好,根据封装和四周余留的空间。根据前端功耗来在数目上预估好像很不靠谱。signoff时drop比较大,有空间就加电源对,不能加就加宽strap,加大power密度。再eco route,尽量少动线多的地方。
发表于 2015-5-27 16:35:18 | 显示全部楼层
core power/ground pad 盡量成對分布均勻在晶片四邊, 若晶片有高速IO pad則要考慮穿插更多 power/ground pad 在每4根或8根高速 IO pad 中DDR 會有類似這種 rule. 反正腳位數量有空間與打線模擬可以過的前提下就盡量擺越多越好.
发表于 2015-5-27 16:44:24 | 显示全部楼层
说简单点就是凭感觉和经验, 做工程的很多就是这样,理论再多有时候也不一定用
 楼主| 发表于 2015-5-27 17:13:38 | 显示全部楼层
谢谢大家的指导,第一次做没有太多经验,目前考虑能多放就多放。
发表于 2016-5-25 16:38:48 | 显示全部楼层
顶顶楼主,需要下载REDHAWK学习了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 02:58 , Processed in 0.021181 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表