如何使用 cadence自带的 adc_dnl_8bit 测量 DNL

sumiqin · 发表于 2022-7-8 11:09:31

Catherinemolt 发表于 2021-4-8 11:19
您好，请问楼主仿真的时候connect rule是怎么设置的啊，我把connectlib复制到tsmc的文件夹里之后，在其cds ...

你好~请问这个问题后来解决了吗？

kaiens · 发表于 2022-8-1 10:42:48

microrh 发表于 2015-5-20 13:37
自问自答吧，昨天终于弄明白了，似乎.tran就能得到结果，但因为给的verilogA代码里面的上升时间设置的太大 ...

谢谢，如今遇到了和前辈一样的问题

kaiens · 发表于 2022-8-1 10:45:38

康康学电路发表于 2021-4-27 19:21
dac怎么测DNL?

请问你当时是如何测量DAC的静态参数的？求大佬指教

周周zz · 发表于 2023-9-23 22:09:00

kramo 发表于 2018-5-22 22:25
回复 2# microrh

请问楼主，我在仿真的时候出现错误，L: The following branches form a loop of rigid b ...

您好我也遇到了这个问题，想请教一下是怎样解决的呢

EmithFla · 发表于 2023-11-20 16:28:59

周周zz 发表于 2023-9-23 22:09
您好我也遇到了这个问题，想请教一下是怎样解决的呢

在中间加一个1欧姆的小电阻试试，我之前也遇到这个问题，现在加上可以跑仿真了

bhuang_xjtu · 发表于 2023-12-27 16:52:05

mark一下

[求助] 如何使用 cadence自带的 adc_dnl_8bit 测量 DNL