通信IC设计入门与实例，目前正在征求书名，内有详细说明，希望大家指正

劲华

第一章 HDL与集成电路设计    1
1.1    本章概要    1
1.2    集成电路设计基础    1
1.3    VERILOG HDL 快速入门    1
1.4    复杂模块的设计    1
1.5    数的表示与基本运算    1
1.6    VERILOG编程规范    1
1.7    HDL电路设计技巧    1
总结    1
第二章 FPGA设计入门    1
2.1    本章概要    1
2.2    FPGA简介    1
2.3    FPGA与ASIC的差异    1
2.4    FPGA的基本构成    1
2.5    FPGA的调试    1
2.6    FPGA的设计方法    1
2.7    FPGA电路的优化    1
2.8    FPGA可综合的概念    1
2.9    FPGA设计的注意事项    1
2.10    附录2.A开发流程与应用环境快速搭建    1
总结    1
第三章 数字信号处理与算法设计思想    1
3.1    本章概要    1
3.2    通信模型的模型构架    1
3.3    通信系统的基本算法    1
3.4    通信系统芯片设计的基本套路    1
3.5    数字滤波器设计    1
3.6    FFT原理与硬件设计    1
3.7    CORDIC算法    1
3.8    NCO与DDS    1
3.9    数字中频    1
3.10    FM收音机    1
3.11    数字信号处理算法实现的部分技巧    1
总结    1
第四章 信道编解码与HDL设计实现    1
4.1    本章概要    1
4.2    通信模型的编码与解码基本框架    1
4.3    8B/10B编码与译码    1
4.4    有限域运算基础    1
4.5    CRC冗余校验码简介    1
4.6    RS码    1
4.7    BCH码    1
4.8    卷积码简介    1
4.9    信道编解码设计详例    1
总结    1
第五章 通信原理与传统无线芯片设计    1
5.1    本章概要    1
5.2    通信原理与设计实现    1
5.3    常见的通信解调套路    1
5.4    DVB-S系统概述    1
5.5    DVB-S信道接收算法原理    1
5.6    DVB-S信道接收硬件实现    1
5.7    DVB-S信道编解码    1
5.8    简化的同步技巧    1
总结    1
第六章 OFDM通信系统芯片设计    1
6.1    本章概要    1
6.2    OFDM设计思想与通用解调过程    1
6.3    MIMO技术    1
6.4    WIFI基础知识    1
6.5    802.11A发射机设计    1
6.6    802.11A 接收机设计    1
6.7    802.11B 发射机设计    1
6.8    802.11B 接收机设计    1
6.9    802.11G 整体设计    1
6.10    802.11技术新的发展    1
6.11    附录 802.11B接收机理论基础    1
6.12    附录 802.11A/G接收机算法MATLAB代码概述    1
总结    1
第七章 复杂通信系统设计    1
7.1    本章概要    1
7.2    大型通信系统简介    1
7.3    LTE系统简介    1
7.4    LTE的物理层过程及关键算法    1
7.5    LTE系统开发简要说明    1
7.6    LTE基站芯片设计    1
7.7    LTE基于FPGA的基带方案    1
7.8    LTE典型基站产品内部结构解析    1
总结    1

劲华

更详细的目录内容，请参见附件。

劲华

我在本书发布后，会在论坛做专门的议题答疑，并提供部分参考建议，欢迎大家交流互动。

劲华

回复 6# 真我个性


    谢谢建议，我会考虑的，详细书籍目录已经上传到附件里面，内容应该不会让大家失望

劲华

第一章 HDL与集成电路设计    1
1.1    本章概要    1
1.2    集成电路设计基础    1
1.2.1    集成电路的概念    1
1.2.2    IC设计的本质    1
1.2.3    IC设计流程    1
1.3    VERILOG HDL 快速入门    1
1.3.1    VERILOG HDL简介    1
1.3.2    VERILOG的表达能力    1
1.3.3    第一个VERILOG程序：通用加法器    1
1.3.4    第二个VERILOG程序：多路选择器与运算操作    1
1.3.5    第三个VERILOG程序：D触发器和多路延迟    1
1.3.6    第四个VERILOG程序：FUNCTION与时序电路组合    1
1.3.7    第五个VERILOG程序：有限状态机    1
1.3.8    第六个VERILOG程序：写TESTBENCH    1
1.3.9    第七个VERILOG程序：SPI总线    1
1.3.10    第八个VERILOG程序：异步UART    1
1.3.11    一些有用的VERILOG程序    1
1.3.12    VERILOG之间的差异    1
1.3.13    VERILOG语法小结    1
1.4    复杂模块的设计    1
1.4.1    结构化的设计    1
1.4.2    数据流(DATA PATH)的设计    1
1.4.3    控制流的设计    1
1.4.4    重要接口部件设计    1
1.5    数的表示与基本运算    1
1.5.1    数表示方法    1
1.5.2    定点数的计算规则    1
1.5.3    定点数的移位规则    1
1.6    VERILOG编程规范    1
1.6.1    文档规范    1
1.6.2    编程规范    1
1.6.3    文件头定义格式    1
1.6.4    格式规则    1
1.6.5    命名规则    1
1.6.6    整体编码规则    1
1.6.7    全局信号编码规则    1
1.6.8    模块编码规则    1
1.6.9    可综合性设计    1
1.6.10    可重用设计    1
1.6.11    编码规范小结    1
1.7    HDL电路设计技巧    1
1.7.1    芯片设计的核心目标    1
1.7.2    如何提高电路运行速度    1
1.7.3    如何降低电路规模（使用面积）    1
1.7.4    如何优化时序    1
总结    1
第二章 FPGA设计入门    1
2.1    本章概要    1
2.2    FPGA简介    1
2.2.1    FPGA功能强大的秘密    1
2.2.2    为什么FPGA具备可编程能力    1
2.2.3    FPGA其它内部单元    1
2.2.4    FPGA应用场合    1
2.2.5    FPGA的设计流程    1
2.2.6    FPGA的层次提升    1
2.3    FPGA与ASIC的差异    1
2.4    FPGA的基本构成    1
2.4.1    FPGA的RAM 资源    1
2.4.2    DSP资源    1
2.4.3    PLL资源    1
2.4.4    IO管脚（PIN）资源    1
2.4.5    SERDES    1
2.5    FPGA的调试    1
2.5.1    IN-SYSTEM MEMORY CONTENT EDITOR     1
2.5.2    内嵌逻辑分析仪（SIGNALTAP或CHIPSCOPE）    1
2.5.3    虚拟JTAG（VIRTUAL JTAG）    1
2.5.4    LOGICLOCK    1
2.5.5    调试设计的指导原则    1
2.6    FPGA的设计方法    1
2.6.1    FPGA的设计规范（DESIGN SPECIFICATION）    1
2.6.2    FPGA的整体结构设计    1
2.7    FPGA电路的优化    1
2.7.1    整体优化原则    1
2.7.2    FPGA优化举例    1
2.8    FPGA可综合的概念    1
2.8.1    可综合与不可综合的归纳    1
2.8.2    ALWAYS可综合的概念    1
2.8.3    有限状态机FSM可综合的概念    1
2.8.4    可综合模块举例    1
2.9    FPGA设计的注意事项    1
2.9.1    外部接口    1
2.9.2    时钟电路    1
2.9.3    复位电路    1
2.9.4    FPGA的设计检查项    1
2.10    附录2.A开发流程与应用环境快速搭建    1
2.10.1    FPGA仿真环境    1
2.10.2    基于XILINX的ESL软件测试环境的搭建与调试    1
2.10.3    基于ZYNQ开发板的VIVADO开发流程    1
总结    1
第三章 数字信号处理与算法设计思想    1
3.1    本章概要    1
3.2    通信模型的模型构架    1
3.2.1    通信电路的组成结构    1
3.2.2    常见的算法单元模块    1
3.3    通信系统的基本算法    1
3.4    通信系统芯片设计的基本套路    1
3.4.1    芯片设计的整体流程    1
3.4.2    需求类别分析    1
3.4.3    高速通信芯片的实现方案    1
3.4.4    中速通信芯片的实现    1
3.4.5    低速通信芯片的实现    1
3.4.6    传统终端基带芯片的方案    1
3.5    数字滤波器设计    1
3.5.1    FIR滤波器的基本概念    1
3.5.2    FIR滤波器的基本硬件实现    1
3.5.3    FIR滤波器硬件实现结构概述    1
3.5.4    基于分布式DA算法的FIR滤波器    1
3.5.5    IIR滤波器设计    1
3.5.6    数字滤波器的扩展应用——相关（CORRELATION ANALYSIS）    1
3.6    FFT原理与硬件设计    1
3.6.1    概述    1
3.6.2    FFT理论描述    1
3.6.3    FFT标准算法在实现中需要解决的问题    1
3.6.4    FFT硬件实现    1
3.6.5    适用于WLAN发射机的64点FFT设计    1
3.6.6    适用于WLAN接收机的64点FFT设计    1
3.6.7    FFT与FIR的关系    1
3.6.8    离散余弦变换DCT    1
3.7    CORDIC算法    1
3.7.1    CORDIC简介    1
3.7.2    一个计算角度ATAN的例子    1
3.7.3    CORDIC算法原理    1
3.7.4    CORDIC通用算法原理    1
3.7.5    CORDIC计算的硬件结构    1
3.8    NCO与DDS    1
3.8.1    NCO与DDS简介    1
3.8.2    NCO设计原理    1
3.8.3    NCO硬件设计    1
3.8.4    DDS硬件设计    1
3.8.5    DDS实现通信调制    1
3.9    数字中频    1
3.9.1    概述    1
3.9.2    数字下变频DDC    1
3.9.3    数字上变频DUC    1
3.9.4    数字上下变频的系统级设计（ESL）    1
3.9.5    数字中频的各种设计案例    1
3.10    FM收音机    1
3.10.1    FM收音机原理    1
3.10.2    FM收音机的解调思路    1
3.10.3    FM的中频处理    1
3.10.4    FM单声道收音机的ESL设计    1
3.10.5    FM立体声的硬件实现    1
3.10.6    FM收音机相关的一些话题    1
3.11    数字信号处理算法实现的部分技巧    1
3.11.1    复数乘法    1
3.11.2    除(2^N-1)的计算    1
3.11.3    数据压缩    1
3.11.4    饱和处理    1
3.11.5    并行动态定标的操作    1
3.11.6    移位长除法计算    1
3.11.7    递增式乘法的计算    1
3.11.8    高位宽乘法（适合XILINX FPGA）    1
3.11.9    XILINX DSP级联    1
3.11.10    查表插值计算方法    1
3.11.11    DSP48实现四舍五入    1
3.11.12    倒数查表法实现除法和取模    1
总结    1
第四章 信道编解码与HDL设计实现    1
4.1    本章概要    1
4.2    通信模型的编码与解码基本框架    1
4.2.1    编码基础知识    1
4.2.2    编码的几个基本概念    1
4.2.3    信道编码间的关系    1
4.2.4    级联码    1
4.2.5    信道编解码芯片实现的基本套路    1
4.3    8B/10B编码与译码    1
4.3.1    8B/10B编码过程    1
4.3.2    8B/10B解码过程    1
4.3.3    8B/10B编码与解码的VERILOG实现    1
4.4    有限域运算基础    1
4.4.1    有限域的基本概念    1
4.4.2    有限域多项式的运算规则    1
4.4.3    GF(2)域的多项式运算    1
4.4.4    适合硬件实现的有限域运算方法    1
4.5    CRC冗余校验码简介    1
4.5.1    CRC算法的基本原理    1
4.5.2    几个基本概念    1
4.5.3    CRC算法实现    1
4.6    RS码    1
4.6.1    RS的编码算法    1
4.6.2    RS的译码算法    1
4.7    BCH码    1
4.7.1    BCH编码    1
4.7.2    BCH译码方法简介    1
4.8    卷积码简介    1
4.8.1    卷积码的相关概念    1
4.8.2    卷积码编码通用表述    1
4.8.3    卷积码的变形以及特殊处理    1
4.8.4    卷积码的译码原理    1
4.8.5    VITERBI译码的硬件实现    1
4.8.6    VITERBI的引申话题    1
4.9    信道编解码设计详例    1
4.9.1    编码方案    1
4.9.2    整体编码流程    1
4.9.3    硬件方案的整体概述    1
4.9.4    信道编码    1
4.9.5    信道解码    1
4.9.6    信道编解码中几个关键问题的描述    1
总结    1
第五章 通信原理与传统无线芯片设计    1
5.1    本章概要    1
5.2    通信原理与设计实现    1
5.2.1    通信系统模型    1
5.2.2    常见的各种调制方式    1
5.2.3    通信链路的关键要素    1
5.2.4    射频模型    1
5.2.5    调整射频的三个重要手段    1
5.3    常见的通信解调套路    1
5.3.1    解调套路概述    1
5.3.2    解调实现方法    1
5.3.3    解调实例    1
5.4    DVB-S系统概述    1
5.4.1    DVB-S整体流程介绍    1
5.4.2    DVB-S系统的数据扰码    1
5.4.3    DVB-S系统的外编码模块（RS（206,188））    1
5.4.4    DVB-S系统的卷积交织    1
5.4.5    DVB-S系统的卷积编码    1
5.4.6    DVB-S系统的QPSK调制    1
5.5    DVB-S信道接收算法原理    1
5.5.1    QPSK信号数学表示    1
5.5.2    QPSK解调总体设计    1
5.5.3    QPSK解调载波恢复    1
5.5.4    QPSK符号时钟同步    1
5.5.5    QPSK解调辅助电路    1
5.5.6    DVB-S系统解调的算法推导    1
5.6    DVB-S信道接收硬件实现    1
5.6.1    信号命名规范与约定    1
5.6.2    QPSK数字解调器整体结构    1
5.6.3    QPSK内部共用模块电路设计    1
5.6.4    载波恢复(CR)模块电路设计    1
5.6.5    符号同步电路(TR)    1
5.7    DVB-S信道编解码    1
5.7.1    信道编解码的整体流程    1
5.7.2    VITERBI译码    1
5.7.3    帧同步(FRAME SYNCHRONIZATION)    1
5.7.4    去交织（DE-INTERLEAVE）    1
5.7.5    RS译码(REED-SOLOMON DECODER)    1
5.7.6    解扰（解扰）及同步    1
5.7.7    本节附录    1
5.8    简化的同步技巧    1
总结    1
第六章 OFDM通信系统芯片设计    1
6.1    本章概要    1
6.2    OFDM设计思想与通用解调过程    1
6.2.1    OFDM技术特点    1
6.2.2    OFDM的基本原理    1
6.2.3    OFDM的解调套路    1
6.3    MIMO技术    1
6.3.1    MIMO系统原理    1
6.3.2    MIMO中的空时编码    1
6.3.3    MIMO与OFDM的结合    1
6.3.4    LTE中的MIMO    1
6.3.5    LTE中MIMO简单解调套路    1
6.4    WIFI基础知识    1
6.4.1    802.11系列标准    1
6.4.2    802.11中几个关键概念    1
6.4.3    802.11的通信模型    1
6.5    802.11A发射机设计    1
6.5.1    802.11A技术参数概述    1
6.5.2    802.11A的帧结构    1
6.5.3    802.11A的发送流程    1
6.5.4    802.11A发射机实现原理    1
6.5.5    802.11A发射机MATLAB实现    1
6.5.6    802.11A发射机VERILOG实现    1
6.6    802.11A 接收机设计    1
6.6.1    接收机的适用范围    1
6.6.2    接收机整体概述    1
6.6.3    接收机算法原理概述    1
6.6.4    802.11A接收机模块设计    1
6.6.5    接收机中用到的一些查表模块    1
6.7    802.11B 发射机设计    1
6.7.1    802.11B的帧结构    1
6.7.2    802.11B发射内容归纳    1
6.7.3    802.11B的标准发射过程    1
6.7.4    802.11B发射数据产生    1
6.7.5    802.11B 硬件详细设计    1
6.8    802.11B 接收机设计    1
6.8.1    接收机概述    1
6.8.2    接收机算法原理    1
6.8.3    接收机接收流程    1
6.8.4    接收机信号处理小结    1
6.8.5    802.11B接收机实际硬件实现    1
6.8.6    802.11B接收机部分通用模块设计    1
6.9    802.11G 整体设计    1
6.9.1    802.11G概述    1
6.9.2    802.11G接收前端信号处理模块    1
6.9.3    802.11G接收前端控制处理模块    1
6.9.4    802.11G发射前端信号处理模块    1
6.9.5    802.11G一些附加模块    1
6.10    802.11技术新的发展    1
6.10.1    802.11系列的发展脉络    1
6.10.2    802.11N关键技术概述    1
6.10.3    802.11N的帧格式    1
6.10.4    802.11AC的物理层    1
6.10.5    802.11AC的发射机    1
6.10.6    802.11AC新特性    1
6.10.7    802.11AH（802.11的物联网（IOT）标准）    1
6.10.8    802.11的全双工传输技术    1
6.10.9    802.11N商业芯片示例    1
6.11    附录 802.11B接收机理论基础    1
6.11.1    802.11B无码字间干扰时的最优接收    1
6.11.2    802.11B有码字间干扰的次优接收    1
6.11.3    802.11B有码字间干扰的最优接收    1
6.12    附录 802.11A/G接收机算法MATLAB代码概述    1
6.12.1    主程序    1
6.12.2    关键子程序    1
总结    1
第七章 复杂通信系统设计    1
7.1    本章概要    1
7.2    大型通信系统简介    1
7.2.1    概述    1
7.2.2    公网系统的演进    1
7.2.3    大型通信系统的特点    1
7.3    LTE系统简介    1
7.3.1    LTE系统构架    1
7.3.2    LTE物理层    1
7.3.3    LTE的关键技术    1
7.3.4    附录1 LTE的一些浅显描述    1
7.4    LTE的物理层过程及关键算法    1
7.4.1    上行共享信道PUSCH    1
7.4.2    上行控制信道PUCCH    1
7.4.3    随机接入信道PRACH    1
7.4.4    下行共享信道PDSCH    1
7.4.5    下行控制信道PDCCH    1
7.4.6    下行PBCH信道    1
7.4.7    PHICH信道    1
7.4.8    PCFICH信道    1
7.4.9    PCFICH信道接收流程    1
7.4.10    SRS过程    1
7.4.11    上行信道的功率控制    1
7.4.12    HARQ重传    1
7.4.13    终端对物理层的处理    1
7.4.14    基站对物理层的处理    1
7.4.15    其它算法    1
7.5    LTE系统开发简要说明    1
7.5.1    复杂通信系统的几个基本概念    1
7.5.2    LTE的软件框架    1
7.5.3    LTE高层算法    1
7.5.4    LTE芯片概述    1
7.6    LTE基站芯片设计    1
7.6.1    LTE基站基带芯片需求分析    1
7.6.2    LTE基站芯片的参考构架    1
7.6.3    LTE基带芯片设计参考    1
7.6.4    基于ESL的LTE基站芯片开发流程    1
7.6.5    芯片实现流程    1
7.7    LTE基于FPGA的基带方案    1
7.7.1    基站基带模块在LTE系统中的位置    1
7.7.2    基站基带模块的硬件架构    1
7.7.3    基带软件到硬件的映射    1
7.7.4    FPGA功能设计    1
7.8    LTE典型基站产品内部结构解析    1
7.8.1    研究LTE基站产品的目的    1
7.8.2    基站内部结构    1
7.8.3    主板主要器件分析    1
7.8.4    对基站芯片/FPGA开发的启示    1
总结    1

劲华

第一章 HDL与集成电路设计        1
1.1        本章概要        1
1.2        集成电路设计基础        1
1.2.1        集成电路的概念        1
1.2.2        IC设计的本质        1
1.2.3        IC设计流程        1
1.3        VERILOG HDL 快速入门        1
1.3.1        VERILOG HDL简介        1
1.3.2        VERILOG的表达能力        1
1.3.3        第一个VERILOG程序：通用加法器        1
1.3.4        第二个VERILOG程序：多路选择器与运算操作        1
1.3.5        第三个VERILOG程序：D触发器和多路延迟        1
1.3.6        第四个VERILOG程序：FUNCTION与时序电路组合        1
1.3.7        第五个VERILOG程序：有限状态机        1
1.3.8        第六个VERILOG程序：写TESTBENCH        1
1.3.9        第七个VERILOG程序：SPI总线        1
1.3.10        第八个VERILOG程序：异步UART        1
1.3.11        一些有用的VERILOG程序        1
1.3.12        VERILOG之间的差异        1
1.3.13        VERILOG语法小结        1
1.4        复杂模块的设计        1
1.4.1        结构化的设计        1
1.4.2        数据流(DATA PATH)的设计        1
1.4.3        控制流的设计        1
1.4.4        重要接口部件设计        1
1.5        数的表示与基本运算        1
1.5.1        数表示方法        1
1.5.2        定点数的计算规则        1
1.5.3        定点数的移位规则        1
1.6        VERILOG编程规范        1
1.6.1        文档规范        1
1.6.2        编程规范        1
1.6.3        文件头定义格式        1
1.6.b        格式规则        1
1.6.5        命名规则        1
1.6.6        整体编码规则        1
1.6.7        全局信号编码规则        1
1.6.8        模块编码规则        1
1.6.9        可综合性设计        1
1.6.10        可重用设计        1
1.6.11        编码规范小结        1
1.7        HDL电路设计技巧        1
1.7.1        芯片设计的核心目标        1
1.7.2        如何提高电路运行速度        1
1.7.3        如何降低电路规模（使用面积）        1
1.7.4        如何优化时序        1
总结        1
第二章 FPGA设计入门        1
2.1        本章概要        1
2.2        FPGA简介        1
2.2.1        FPGA功能强大的秘密        1
2.2.2        为什么FPGA具备可编程能力        1
2.2.3        FPGA其它内部单元        1
2.2.4        FPGA应用场合        1
2.2.5        FPGA的设计流程        1
2.2.6        FPGA的层次提升        1
2.3        FPGA与ASIC的差异        1
2.4        FPGA的基本构成        1
2.4.1        FPGA的RAM 资源        1
2.4.2        DSP资源        1
2.4.3        PLL资源        1
2.4.4        IO管脚（PIN）资源        1
2.4.5        SERDES        1
2.5        FPGA的调试        1
2.5.1        IN-SYSTEM MEMORY CONTENT EDITOR         1
2.5.2        内嵌逻辑分析仪（SIGNALTAP或CHIPSCOPE）        1
2.5.3        虚拟JTAG（VIRTUAL JTAG）        1
2.5.4        LOGICLOCK        1
2.5.5        调试设计的指导原则        1
2.6        FPGA的设计方法        1
2.6.1        FPGA的设计规范（DESIGN SPECIFICATION）        1
2.6.2        FPGA的整体结构设计        1
2.7        FPGA电路的优化        1
2.7.1        整体优化原则        1
2.7.2        FPGA优化举例        1
2.8        FPGA可综合的概念        1
2.8.1        可综合与不可综合的归纳        1
2.8.2        ALWAYS可综合的概念        1
2.8.3        有限状态机FSM可综合的概念        1
2.8.4        可综合模块举例        1
2.9        FPGA设计的注意事项        1
2.9.1        外部接口        1
2.9.2        时钟电路        1
2.9.3        复位电路        1
2.9.4        FPGA的设计检查项        1
2.10        附录2.A开发流程与应用环境快速搭建        1
2.10.1        FPGA仿真环境        1
2.10.2        基于XILINX的ESL软件测试环境的搭建与调试        1
2.10.3        基于ZYNQ开发板的VIVADO开发流程        1
总结        1
第三章 数字信号处理与算法设计思想        1
3.1        本章概要        1
3.2        通信模型的模型构架        1
3.2.1        通信电路的组成结构        1
3.2.2        常见的算法单元模块        1
3.3        通信系统的基本算法        1
3.4        通信系统芯片设计的基本套路        1
3.4.1        芯片设计的整体流程        1
3.4.2        需求类别分析        1
3.4.3        高速通信芯片的实现方案        1
3.4.4        中速通信芯片的实现        1
3.4.5        低速通信芯片的实现        1
3.4.6        传统终端基带芯片的方案        1
3.5        数字滤波器设计        1
3.5.1        FIR滤波器的基本概念        1
3.5.2        FIR滤波器的基本硬件实现        1
3.5.3        FIR滤波器硬件实现结构概述        1
3.5.4        基于分布式DA算法的FIR滤波器        1
3.5.5        IIR滤波器设计        1
3.5.6        数字滤波器的扩展应用——相关（CORRELATION ANALYSIS）        1
3.6        FFT原理与硬件设计        1
3.6.1        概述        1
3.6.2        FFT理论描述        1
3.6.3        FFT标准算法在实现中需要解决的问题        1
3.6.b        FFT硬件实现        1
3.6.5        适用于WLAN发射机的64点FFT设计        1
3.6.6        适用于WLAN接收机的64点FFT设计        1
3.6.7        FFT与FIR的关系        1
3.6.8        离散余弦变换DCT        1
3.7        CORDIC算法        1
3.7.1        CORDIC简介        1
3.7.2        一个计算角度ATAN的例子        1
3.7.3        CORDIC算法原理        1
3.7.4        CORDIC通用算法原理        1
3.7.5        CORDIC计算的硬件结构        1
3.8        NCO与DDS        1
3.8.1        NCO与DDS简介        1
3.8.2        NCO设计原理        1
3.8.3        NCO硬件设计        1
3.8.4        DDS硬件设计        1
3.8.5        DDS实现通信调制        1
3.9        数字中频        1
3.9.1        概述        1
3.9.2        数字下变频DDC        1
3.9.3        数字上变频DUC        1
3.9.4        数字上下变频的系统级设计（ESL）        1
3.9.5        数字中频的各种设计案例        1
3.10        FM收音机        1
3.10.1        FM收音机原理        1
3.10.2        FM收音机的解调思路        1
3.10.3        FM的中频处理        1
3.10.4        FM单声道收音机的ESL设计        1
3.10.5        FM立体声的硬件实现        1
3.10.6        FM收音机相关的一些话题        1
3.11        数字信号处理算法实现的部分技巧        1
3.11.1        复数乘法        1
3.11.2        除(2^N-1)的计算        1
3.11.3        数据压缩        1
3.11.4        饱和处理        1
3.11.5        并行动态定标的操作        1
3.11.6        移位长除法计算        1
3.11.7        递增式乘法的计算        1
3.11.8        高位宽乘法（适合XILINX FPGA）        1
3.11.9        XILINX DSP级联        1
3.11.10        查表插值计算方法        1
3.11.11        DSP48实现四舍五入        1
3.11.12        倒数查表法实现除法和取模        1
总结        1
第四章 信道编解码与HDL设计实现        1
4.1        本章概要        1
4.2        通信模型的编码与解码基本框架        1
4.2.1        编码基础知识        1
4.2.2        编码的几个基本概念        1
4.2.3        信道编码间的关系        1
4.2.4        级联码        1
4.2.5        信道编解码芯片实现的基本套路        1
4.3        8B/10B编码与译码        1
4.3.1        8B/10B编码过程        1
4.3.2        8B/10B解码过程        1
4.3.3        8B/10B编码与解码的VERILOG实现        1
4.4        有限域运算基础        1
4.4.1        有限域的基本概念        1
4.4.2        有限域多项式的运算规则        1
4.4.3        GF(2)域的多项式运算        1
4.4.4        适合硬件实现的有限域运算方法        1
4.5        CRC冗余校验码简介        1
4.5.1        CRC算法的基本原理        1
4.5.2        几个基本概念        1
4.5.3        CRC算法实现        1
4.6        RS码        1
4.6.1        RS的编码算法        1
4.6.2        RS的译码算法        1
4.7        BCH码        1
4.7.1        BCH编码        1
4.7.2        BCH译码方法简介        1
4.8        卷积码简介        1
4.8.1        卷积码的相关概念        1
4.8.2        卷积码编码通用表述        1
4.8.3        卷积码的变形以及特殊处理        1
4.8.4        卷积码的译码原理        1
4.8.5        VITERBI译码的硬件实现        1
4.8.6        VITERBI的引申话题        1
4.9        信道编解码设计详例        1
4.9.1        编码方案        1
4.9.2        整体编码流程        1
4.9.3        硬件方案的整体概述        1
4.9.4        信道编码        1
4.9.5        信道解码        1
4.9.6        信道编解码中几个关键问题的描述        1
总结        1
第五章 通信原理与传统无线芯片设计        1
5.1        本章概要        1
5.2        通信原理与设计实现        1
5.2.1        通信系统模型        1
5.2.2        常见的各种调制方式        1
5.2.3        通信链路的关键要素        1
5.2.4        射频模型        1
5.2.5        调整射频的三个重要手段        1
5.3        常见的通信解调套路        1
5.3.1        解调套路概述        1
5.3.2        解调实现方法        1
5.3.3        解调实例        1
5.4        DVB-S系统概述        1
5.4.1        DVB-S整体流程介绍        1
5.4.2        DVB-S系统的数据扰码        1
5.4.3        DVB-S系统的外编码模块（RS（206,188））        1
5.4.4        DVB-S系统的卷积交织        1
5.4.5        DVB-S系统的卷积编码        1
5.4.6        DVB-S系统的QPSK调制        1
5.5        DVB-S信道接收算法原理        1
5.5.1        QPSK信号数学表示        1
5.5.2        QPSK解调总体设计        1
5.5.3        QPSK解调载波恢复        1
5.5.4        QPSK符号时钟同步        1
5.5.5        QPSK解调辅助电路        1
5.5.6        DVB-S系统解调的算法推导        1
5.6        DVB-S信道接收硬件实现        1
5.6.1        信号命名规范与约定        1
5.6.2        QPSK数字解调器整体结构        1
5.6.3        QPSK内部共用模块电路设计        1
5.6.b        载波恢复(CR)模块电路设计        1
5.6.5        符号同步电路(TR)        1
5.7        DVB-S信道编解码        1
5.7.1        信道编解码的整体流程        1
5.7.2        VITERBI译码        1
5.7.3        帧同步(FRAME SYNCHRONIZATION)        1
5.7.4        去交织（DE-INTERLEAVE）        1
5.7.5        RS译码(REED-SOLOMON DECODER)        1
5.7.6        解扰（解扰）及同步        1
5.7.7        本节附录        1
5.8        简化的同步技巧        1
总结        1
第六章 OFDM通信系统芯片设计        1
6.1        本章概要        1
6.2        OFDM设计思想与通用解调过程        1
6.2.1        OFDM技术特点        1
6.2.2        OFDM的基本原理        1
6.2.3        OFDM的解调套路        1
6.3        MIMO技术        1
6.3.1        MIMO系统原理        1
6.3.2        MIMO中的空时编码        1
6.3.3        MIMO与OFDM的结合        1
6.3.4        LTE中的MIMO        1
6.3.5        LTE中MIMO简单解调套路        1
6.b        WIFI基础知识        1
6.b.1        802.11系列标准        1
6.b.2        802.11中几个关键概念        1
6.b.3        802.11的通信模型        1
6.5        802.11A发射机设计        1
6.5.1        802.11A技术参数概述        1
6.5.2        802.11A的帧结构        1
6.5.3        802.11A的发送流程        1
6.5.4        802.11A发射机实现原理        1
6.5.5        802.11A发射机MATLAB实现        1
6.5.6        802.11A发射机VERILOG实现        1
6.6        802.11A 接收机设计        1
6.6.1        接收机的适用范围        1
6.6.2        接收机整体概述        1
6.6.3        接收机算法原理概述        1
6.6.b        802.11A接收机模块设计        1
6.6.5        接收机中用到的一些查表模块        1
6.7        802.11B 发射机设计        1
6.7.1        802.11B的帧结构        1
6.7.2        802.11B发射内容归纳        1
6.7.3        802.11B的标准发射过程        1
6.7.4        802.11B发射数据产生        1
6.7.5        802.11B 硬件详细设计        1
6.8        802.11B 接收机设计        1
6.8.1        接收机概述        1
6.8.2        接收机算法原理        1
6.8.3        接收机接收流程        1
6.8.4        接收机信号处理小结        1
6.8.5        802.11B接收机实际硬件实现        1
6.8.6        802.11B接收机部分通用模块设计        1
6.9        802.11G 整体设计        1
6.9.1        802.11G概述        1
6.9.2        802.11G接收前端信号处理模块        1
6.9.3        802.11G接收前端控制处理模块        1
6.9.4        802.11G发射前端信号处理模块        1
6.9.5        802.11G一些附加模块        1
6.10        802.11技术新的发展        1
6.10.1        802.11系列的发展脉络        1
6.10.2        802.11N关键技术概述        1
6.10.3        802.11N的帧格式        1
6.10.4        802.11AC的物理层        1
6.10.5        802.11AC的发射机        1
6.10.6        802.11AC新特性        1
6.10.7        802.11AH（802.11的物联网（IOT）标准）        1
6.10.8        802.11的全双工传输技术        1
6.10.9        802.11N商业芯片示例        1
6.11        附录 802.11B接收机理论基础        1
6.11.1        802.11B无码字间干扰时的最优接收        1
6.11.2        802.11B有码字间干扰的次优接收        1
6.11.3        802.11B有码字间干扰的最优接收        1
6.12        附录 802.11A/G接收机算法MATLAB代码概述        1
6.12.1        主程序        1
6.12.2        关键子程序        1
总结        1
第七章 复杂通信系统设计        1
7.1        本章概要        1
7.2        大型通信系统简介        1
7.2.1        概述        1
7.2.2        公网系统的演进        1
7.2.3        大型通信系统的特点        1
7.3        LTE系统简介        1
7.3.1        LTE系统构架        1
7.3.2        LTE物理层        1
7.3.3        LTE的关键技术        1
7.3.4        附录1 LTE的一些浅显描述        1
7.4        LTE的物理层过程及关键算法        1
7.4.1        上行共享信道PUSCH        1
7.4.2        上行控制信道PUCCH        1
7.4.3        随机接入信道PRACH        1
7.4.4        下行共享信道PDSCH        1
7.4.5        下行控制信道PDCCH        1
7.4.6        下行PBCH信道        1
7.4.7        PHICH信道        1
7.4.8        PCFICH信道        1
7.4.9        PCFICH信道接收流程        1
7.4.10        SRS过程        1
7.4.11        上行信道的功率控制        1
7.4.12        HARQ重传        1
7.4.13        终端对物理层的处理        1
7.4.14        基站对物理层的处理        1
7.4.15        其它算法        1
7.5        LTE系统开发简要说明        1
7.5.1        复杂通信系统的几个基本概念        1
7.5.2        LTE的软件框架        1
7.5.3        LTE高层算法        1
7.5.4        LTE芯片概述        1
7.6        LTE基站芯片设计        1
7.6.1        LTE基站基带芯片需求分析        1
7.6.2        LTE基站芯片的参考构架        1
7.6.3        LTE基带芯片设计参考        1
7.6.b        基于ESL的LTE基站芯片开发流程        1
7.6.5        芯片实现流程        1
7.7        LTE基于FPGA的基带方案        1
7.7.1        基站基带模块在LTE系统中的位置        1
7.7.2        基站基带模块的硬件架构        1
7.7.3        基带软件到硬件的映射        1
7.7.4        FPGA功能设计        1
7.8        LTE典型基站产品内部结构解析        1
7.8.1        研究LTE基站产品的目的        1
7.8.2        基站内部结构        1
7.8.3        主板主要器件分析        1
7.8.4        对基站芯片/FPGA开发的启示        1
总结        1

劲华

第一章 HDL与集成电路设计        1
1.1        本章概要        1
1.2        集成电路设计基础        1
1.2.1        集成电路的概念        1
1.2.2        IC设计的本质        1
1.2.3        IC设计流程        1
1.3        VERILOG HDL 快速入门        1
1.3.1        VERILOG HDL简介        1
1.3.2        VERILOG的表达能力        1
1.3.3        第一个VERILOG程序：通用加法器        1
1.3.4        第二个VERILOG程序：多路选择器与运算操作        1
1.3.5        第三个VERILOG程序：D触发器和多路延迟        1
1.3.6        第四个VERILOG程序：FUNCTION与时序电路组合        1
1.3.7        第五个VERILOG程序：有限状态机        1
1.3.8        第六个VERILOG程序：写TESTBENCH        1
1.3.9        第七个VERILOG程序：SPI总线        1
1.3.10        第八个VERILOG程序：异步UART        1
1.3.11        一些有用的VERILOG程序        1
1.3.12        VERILOG之间的差异        1
1.3.13        VERILOG语法小结        1
1.4        复杂模块的设计        1
1.4.1        结构化的设计        1
1.4.2        数据流(DATA PATH)的设计        1
1.4.3        控制流的设计        1
1.4.4        重要接口部件设计        1
1.5        数的表示与基本运算        1
1.5.1        数表示方法        1
1.5.2        定点数的计算规则        1
1.5.3        定点数的移位规则        1
1.6        VERILOG编程规范        1
1.6.1        文档规范        1
1.6.2        编程规范        1
1.6.3        文件头定义格式        1
1.6.b        格式规则        1
1.6.5        命名规则        1
1.6.6        整体编码规则        1
1.6.7        全局信号编码规则        1
1.6.8        模块编码规则        1
1.6.9        可综合性设计        1
1.6.10        可重用设计        1
1.6.11        编码规范小结        1
1.7        HDL电路设计技巧        1
1.7.1        芯片设计的核心目标        1
1.7.2        如何提高电路运行速度        1
1.7.3        如何降低电路规模（使用面积）        1
1.7.4        如何优化时序        1
总结        1

xuxms

期待大作

mymemory

取如下书名吧：
Digital Communication Principle and Practice : An IC Engineer Perspective

xcrabx77

基于FPGA的通信与IC设计
或者
基于FPGA的通信算法实现与IC设计

我建议还是加上FPGA的关键字，便于网络书店的检索。比如做fpga的检索“FPGA”+“通信”就容易定位到该书。