请教输出可调LDO的PSRR的问题

swp24551 · 发表于 2015-5-15 20:54:21

您需要登录才可以下载或查看，没有账号？注册

x

这是设计中采用的ldo的结构，因为要输出不同的电压所以通过开关选通电阻控制输出电压。有两种选择，一种是衬源连接的NMOS管，如图 Nmos开关.PNG

。一种是衬源连接的PMOS管，如图 Pmos开关.PNG

。此外还有衬源连接的CMOS开关。采用衬源连接的原因在于该工艺阈值电压比较高，接电源或者地导通电阻太高。分别采用三种开关的PSRR仿真结果为

PMOS开关PSRR

CMOS开关PSRR

NMOS开关PSRR

，结果中PMOS开关的PSRR为68dB，NMOS开关的PSRR为40dB，CMOS开关的PSRR为48dB。从导通电阻来说，三个开关的导通电阻都足够低，但是为什么采用PMOS开关的PSRR会远大于其他两个？第一次发帖，诚心求教，困扰数天没结果了。。。

swp24551 · 发表于 2015-5-15 20:55:35

自己顶一个。。

sea11038 · 发表于 2015-5-16 06:54:01

可不可以这样考虑，选通的电平，PMOS管为地，NMOS为电源，而仿真PSRR时多用的是电源？楼主试一下仿真地的PSRR，看看结果有否不同？

swp24551 · 发表于 2015-5-16 10:20:29

回复 3# sea11038

尝试仿过地的PSRR，NMOS开关和PMOS开关相差不多。之前我也曾经尝试过，将第一级运放用理想运放代替，结果三种开关的PSRR基本一致。但是实际电路中却出现这样的结果，实在是费解啊。

zjnzhou · 发表于 2015-5-16 17:11:39

回复 4# swp24551

NMOS开关：低频段，线性区的导通电阻与Vgs相关，反馈回去的电压与VDD相关高频段，Cgs耦合

jalong · 发表于 2015-5-17 08:51:56

應該是主電路架構+開關的影響

greatdilly · 发表于 2015-5-17 22:06:28

最好先看看NMOS开关那样接能不能实现

我为自己袋盐 · 发表于 2015-5-17 22:13:41

回复 1# swp24551

实际工作中，你的电路不能这样单纯地把source 和 bulk接在一起。

swp24551 · 发表于 2015-5-18 10:38:31

回复 8# 我为自己袋盐

可以那么接，工艺中有深N阱，在深N阱中可以实现NMOS衬源相接。

swp24551 · 发表于 2015-5-18 10:42:03

回复 3# sea11038

已经解决。原因应该跟你说的一样。如果NMOS开关的控制电压直接给理想电压，而不是来自跟电源相关的反相器提供的电压，电路的PSRR不会降低。万分感谢。

[求助] 请教输出可调LDO的PSRR的问题