在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2906|回复: 16

[原创] Predicting the Phase Noise and Jitter of PLL-Based Frequency Synthesizers

[复制链接]
发表于 2015-5-10 20:34:52 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
来自于国外微电子论坛的white paper. PLLnoise jitter.pdf (698.79 KB, 下载次数: 222 )

Two methodologies are presented for predicting the phase noise and jitter of a PLL-
based frequency synthesizer using simulation that are both accurate and efficient. The
methodologies begin by characterizing the noise behavior of the blocks that make up the
PLL using transistor-level RF simulation. For each block, the phase noise or jitter is
extracted and applied to a model for the entire PLL.
发表于 2015-5-11 11:58:10 | 显示全部楼层
Design With Operational Amplifiers
发表于 2015-5-11 23:53:51 | 显示全部楼层
非常感谢提供!
发表于 2015-5-12 14:56:36 | 显示全部楼层
http://www.designers-guide.org/Analysis/PLLnoise+jitter.pdf
发表于 2015-5-14 21:45:35 | 显示全部楼层
发表于 2015-5-14 23:10:46 | 显示全部楼层
PLL jitter analysis ~great
发表于 2015-12-29 00:17:03 | 显示全部楼层
多谢分享
发表于 2016-1-3 21:16:44 | 显示全部楼层
Thank you for sharing.
发表于 2016-3-3 09:33:37 | 显示全部楼层
thanks!
发表于 2016-3-17 18:54:58 | 显示全部楼层
Predicting the Phase Noise and Jitter of PLL-Based Frequency Synthesizers
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 18:30 , Processed in 0.024375 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表