在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6056|回复: 5

[求助] DCT flow中的 -spg 保存的信息 如何直接用到 icc 中呢【已解决】

[复制链接]
发表于 2015-5-9 21:36:12 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 jiazhang 于 2015-5-10 18:53 编辑

man compile_ultra 中的 -spg解释到:
Physical [size=14.3999996185303px]guidance enables Design Compiler Graphical to save coarse place[size=14.3999996185303px]ment information and pass this coarse placement [size=14.3999996185303px]information  to
[size=14.3999996185303px]IC  Compiler.  With this coarse placement, IC Compiler can begin [size=14.3999996185303px]the implementation flow with the [size=14.3999996185303px]place_opt
[size=14.3999996185303px]command.

[size=14.3999996185303px]
采用DCT FLOW,先再icc中创建了core的基本形状和大小,然后进行了coarse placement,write floorplan信息出来,最后在 dc-topo 中用

综[size=14.3999996185303px]合时 命令用的 compile_ultra -gate_clock -scan -spg ,综合之后保存了 .ddc 和 .def 文件

然后打开icc,先创建了一个 milkyway lib,然后依次读入 .ddc 和 .def 文件,然后直接 place_opt  -spg

为什么直接报错了,提示 “No floorplan is defined for the current design for incremental physical synthesis“

难道必须先创建floorplan之后才能用place_opt -spg吗  那如果我这次的floorplan创建的core的形状大小与之前的不一样,那岂不是综合时时

候 -spg 保存的coarse placement信息没有用了吗
发表于 2015-5-9 23:03:31 | 显示全部楼层
不会用icc...不过dct里敲start_icc_dp就可以直接在icc打开了...用icc单独打开的结果应该是一样的...
 楼主| 发表于 2015-5-9 23:16:21 | 显示全部楼层
回复 2# Timme

恩 ,多谢;但是怎么恢复到 dc_shell-topo> 模式呢?
发表于 2015-5-9 23:22:39 | 显示全部楼层
 楼主| 发表于 2015-5-10 18:52:24 | 显示全部楼层
回复 4# Timme
恩 非常感谢! 我做了下又,即使在dct中用了-spg,icc 来布局布线的话 也得从 floorplan阶段开始做!

且floorplan阶段的core的size和形状要和第一次跑的时候一样!
发表于 2015-5-11 16:05:20 | 显示全部楼层
还是网表handoff来的简单, dcg 把网表质量搞好就行了,不用参胡fp的工作
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-13 20:42 , Processed in 0.019128 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表