在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2054|回复: 4

[求助] IO timing constrainingde

[复制链接]
发表于 2015-5-8 10:01:45 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

pic

pic

FPGA 内部有个10Mhz的时钟 经过2分频产生了ADC的工作时钟,
ADC_data 输入到FPGA 中后第一级寄存器是在10Mhz时钟下进行操作的。

问题, 在对ADC_data进行set_input_delay设置时候 参考时钟应该 用哪个呢?
ADC发送数据用的5Mhz时钟 还是 在FPGA中采样ADC_data数据的时时钟呢?

个人两个矛盾的观点
1.用5Mhz时钟是因为 set_input_delay 中计算 延时的参数 用的是5Mhz时钟线的长度 所以用5Mhz

2.但我们做 set_input_delay 的目的是希望timing analyser 能够根据端口上的数据延时 来进行内部布线 保证数据到达FPGA内部的第一级寄存器的建立和保持时间 都满足要求 在这个设计中第一级寄存器的工作时钟是10Mhz 所以用10Mhz


我快人格分裂了 求大神指教!
 楼主| 发表于 2015-5-11 11:30:11 | 显示全部楼层
还是 没搞清楚 到底 设置参考时钟的 时候要 以launch为准呢 还是 latch时钟为准呢
发表于 2015-5-11 18:53:37 | 显示全部楼层
用的是什么ADC?5M的时钟送10M的数据?
发表于 2015-5-11 19:08:27 | 显示全部楼层
我觉得应该是5M的时钟,并且在5M的时钟采样,再跨频处理到10M
 楼主| 发表于 2015-5-13 09:26:00 | 显示全部楼层
回复 4# vongy
谢谢  这么做就能消除这个问题了 其实之前的做法 太跳了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 10:40 , Processed in 0.022482 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表