带复位端的D触发器设计

yunyi009 · 发表于 2015-5-5 15:58:08

您需要登录才可以下载或查看，没有账号？注册

x

如果是采用RS触发器构成D触发器的话，很容易实现复位端。但如果采用锁存器构成主从式结构的触发器，有该如何实现异步复位呢？
另外，SCL逻辑和CML逻辑有什么区别吗？我在文献中看到的这两种电路的结构是一样的。。。

Accee · 发表于 2015-5-5 21:42:35

主从式的，把时钟控制信号的inv换成nand或者nor不就完事，源耦合通常可以和电流模逻辑等效，严格的说，CML属于SCL。

yunyi009 · 发表于 2015-5-6 15:33:34

回复 2# Accee

谢谢受教了！！

yunyi009 · 发表于 2015-5-6 21:05:48

回复 2# Accee

可以说的详细点吗？或者给一个大概的电路图？我还是不太懂。。。

yunyi009 · 发表于 2015-5-6 21:15:48

回复 2# Accee

把时钟控制信号的inv变成nand，那就算复位信号来的话改变的也是控制信号啊，触发器的输出怎么清零呢。。。

grace1100 · 发表于 2016-4-6 13:08:32

详细一点

swjtuliw · 发表于 2023-9-6 08:37:43

解决了？

完全不会 · 发表于 2023-9-6 09:23:26

yunyi009 发表于 2015-5-6 21:15
回复 2# Accee

我觉得可能是这样的。
本人菜鸡，如果有不对还请指正。

hglsy · 发表于 2025-1-16 09:19:43

数电书上这个结构就可以

[求助] 带复位端的D触发器设计