PCIE主机返回的完成包问题

jasonhzl · 发表于 2015-4-25 12:25:54

您需要登录才可以下载或查看，没有账号？注册

x

请教大家个问题：设计DMA的时候，端点发送MRd，从主机取数据，读取的长度为F，主机回复的完成包长度却只有E。并且测试发现端点发送的MRd只要长度超过E，回复的完成包都少数据。以上现象是用chipscope抓出来的，并且可以100%复现。而仿真却没有这样的问题。有人遇到过这样的问题么？怎么破？

xduryan · 发表于 2015-4-27 08:35:27

PCIe报文的长度有个最大值，在Device Control Register--Max_Payloag_Size比特位，这是链路两端的设备协商后的结果，如果请求长度大于这个值，包会被拆解。

longgepku · 发表于 2015-9-5 10:26:35

帮顶！

jasonhzl · 发表于 2015-9-5 21:06:07

问题已解决，是应用层接口处理的问题。

wmlsia · 发表于 2015-9-6 21:23:25

超过设定的数据长度

[求助] PCIE主机返回的完成包问题