在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1789|回复: 5

[求助] place 之后cell 数量一下曾大很多 一般会这样么 如图

[复制链接]
发表于 2015-4-25 10:58:34 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
456.png
123.png
发表于 2015-4-26 09:48:05 | 显示全部楼层
report_design -physical 看看, place完了会增加20~30%的cell instance count的
 楼主| 发表于 2015-4-27 10:41:57 | 显示全部楼层
3q 大侠
 楼主| 发表于 2015-4-27 13:37:23 | 显示全部楼层
主要是 利用率 一下子 从65% 窜到了 85%
发表于 2015-4-28 00:42:16 | 显示全部楼层
Check how many buffers have been added (11102-112=~11000), that may be caused by many many HFN (high fanout net) in your synthesize netlist.
2 reasons I can imagine:
(1) poor qualify of synthesize netlist. (Maybe max_fanout, max_cap or WLM are not set correctly)
(2) poor floorplan causes a lot for detour in trial route, which increases estimated wireload and buffers are needed by the tool.
I would check the (1) first.
FYI.
 楼主| 发表于 2015-4-30 21:10:43 | 显示全部楼层
膜拜了 大神 前端 release 网表 确实问题很多  而且时序离约束差的很多  floorplan的话  design logic 比较简单  sram种类也很少 我再跟 fe沟通下 3q
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-8 06:08 , Processed in 0.020768 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表