在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4904|回复: 2

[讨论] 做ddr3接口的合理速度范围?

[复制链接]
发表于 2015-4-24 22:03:09 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近用ML605板子上的ddr3接口,使用mig提供的axi接口做,做好后测试了一下读写速度,发现几乎只和从接口的位宽成正比例,位宽越宽速度越快,写入速度从32位时的大致600MBpS,到1024位时16GBpS....我觉得这个似乎不合理,所以想请教一下是否是我的测试方法有问题。MIG中设置ddr的频率为400MHz,axi部分都用的200MHz的时钟,测速是chipscope采样一个200MHz下的计数信号,用计数cycle/频率200MHz计算传输时间,再用数据量/时间算出的带宽。
发表于 2015-4-28 09:12:25 | 显示全部楼层
Xilinx文档有提供计算带宽的方法。主要是如何设置用户侧数据位宽和时钟频率,来匹配DDR侧的带宽,以达到到DDR带宽最大化。
发表于 2015-4-28 10:06:41 | 显示全部楼层
在系统总线宽度大于等于DDR总线宽度的条件下
DDR数据最大带宽=DDR总线宽度*时钟频率*2
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 21:15 , Processed in 0.023084 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表