设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端讨论区 › virtuoso 6.1.5版本，画layout时候的一个问题 ...

12 / 2 页

发新帖

楼主: zhanggd

[解决] virtuoso 6.1.5版本，画layout时候的一个问题

发表于 2015-4-29 18:14:22 | 显示全部楼层

http://bbs.eetop.cn/thread-319075-1-1.html

回复支持反对

发表于 2016-2-17 18:33:55 | 显示全部楼层

回复 6# budwang

非常感谢，正好碰到这个问题了

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2016-3-16 22:00:32 | 显示全部楼层

楼主，我想请教你一个问题。就是在画layout时，怎么让mos管只显示源漏极那一层？

回复支持反对

12 / 2 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-5-3 16:36 , Processed in 0.023887 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表