ML605 PCIE插在主板上，上电之后不正常，什么原因

Kiss_Rose

自己的PCIE +DMA的工程烧写进ML605的240t里面， 首先测试的是MWr，即向PC上应用程序向FPGA端 PCIE基地址偏移为0x04的地址上写0xA0A0B0B0；然后PC发MRd请求，读取0x04上的数据。
     按道理来说FPGA端会组织Cpld数据包，返回给PC端。
     问题是我通过Chipscope抓取到的Cpld的数据包是正确。但是信号线trn_tdst_rdy_n很不正常，trn_tdst_rdy_n基本上总是处在高电平，偶尔会有一个低电平的脉冲；另外 trn_tbuf_av[5:0]总是在0 和 1 之间跳变，正常来说trn_tbuf_av应该为0x1E，只会在core需要发送数据的时候变为0x1d才对。

     我觉得Cpld没有发出去的原因就是trn_tdst_rdy_n 和t rn_tbuf_av的原因，但是不知道怎么解决这两根信号线的问题。

     上电的过程中trn_tdst_rdy_n 和 trn_tbuf_av的变化情况：
      PCIE测试问题.doc (189 KB, 下载次数: 5 )

2015-4-23 14:58 上传

点击文件名下载附件
细节在文档中

     应用程序发出MRd指令之后，trn_tdst_rdy_n一直为高， trn_tbuf_av的变化情况



麻烦，有做过PCIE经验的朋友帮忙分析一下，困扰好久了，不知道问题出现在了哪里