ICC中如何将大部分ICG与其控制的寄存器靠近放置？？？

罗蒙 · 发表于 2015-4-15 11:23:53

回复 9# xht84

非常感谢！！！

罗蒙 · 发表于 2015-4-15 15:08:30

回复 9# xht84

您好，我想问一下您，set_clock_gate_latency中的-stage 0/1/2/3应该如何设置啊，看了手册也没明白！不知道设置为什么值？

xht84 · 发表于 2015-4-16 17:57:54

回复 12# 罗蒙

将寄存器看做stage 0，沿着clk pin往clock root走，每一级ICG的stage增长1。
比如一条clock路径上有两个ICG，最靠近root的ICG是stage2，靠近sink端的ICG是stage1，sink端就是stage0.

fangwang85 · 发表于 2015-4-16 22:08:15

回复 13# xht84

在icg 加一个latency是不是想让icg垫远一点。这样才能远离clock root，这个latency的值怎么设置才合理呢

罗蒙 · 发表于 2015-4-17 09:22:16

回复 13# xht84

非常感谢您！！！

leona_94116401 · 发表于 2023-2-16 16:08:48

本帖最后由 leona_94116401 于 2023-2-16 16:09 编辑

icfbicfb 发表于 2015-4-15 06:54
set_clock_gating_check 是人为增加clock gating的约束而已，不用的话缺省是0值，

这个命令是用来检查的 ...

请问innovus里用哪条命令约束呢？我查了一下只有set_clock_gating_check! 没有set_clock_gate_latency. 而set_clock_latency是用来设置ideal clock的

[求助] ICC中如何将大部分ICG与其控制的寄存器靠近放置？？？