在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: caotulang

[求助] cadence中怎么对adc测试INL与DNL?

[复制链接]
发表于 2015-8-17 13:23:35 | 显示全部楼层
回复 20# caotulang


   你出错是因为你把汉宁窗那句注释掉了
发表于 2016-3-24 10:37:21 | 显示全部楼层
回复 8# zengyl


  波形里面的tool下面没有“table”啊,只有calculate和results browser这两个选项,是怎么回事呢,还是我哪里搞错了,谢谢!
发表于 2016-6-13 18:23:41 | 显示全部楼层
回复 8# zengyl


   你好,理想DAC里面你说的vtran是转换中间点,这具体是个什么意思呢,谢谢?
发表于 2016-6-15 11:55:48 | 显示全部楼层
回复 23# 为你到宁夏

就是高低电平的一半,理解为判决0和1的临界值
发表于 2016-6-16 12:00:20 | 显示全部楼层
回复 24# zengyl


   明白了,感激不尽
发表于 2016-6-16 15:30:15 | 显示全部楼层
这是个好帖子啊
发表于 2016-7-1 23:35:14 | 显示全部楼层
这个帖子回复真的很感人!
发表于 2016-7-2 11:02:25 | 显示全部楼层
感觉楼主还需要多学习,这个直接把DAC的模拟台阶画图,然后table取点就行了,复制到Windows下的txt里面,然后用matlab文件调用
发表于 2016-7-2 11:07:35 | 显示全部楼层
DAC在ahdllib的库,你可以把8bit的代码改一下,改成10bit就能用了。其实数学分析,DNL和INL一般是很少有人去仿真,因为数据要求很大,4096也不会太精确。我建议你去跑斜坡信号,ADC的失码就可以看出来,如果各个模块很好的话,INL也不会差
发表于 2017-5-31 10:09:07 | 显示全部楼层
thanks for your sharing
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 04:50 , Processed in 0.027049 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表