edi时的memory里面与外面的连线drc问题

zqlv · 发表于 2015-4-6 13:34:02

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

EDI给出的streamOut的gds文件，再streamIn到icfb做drc检查，发现一般的布线与memory里的较宽的连线（例如VDD）存在spacing error（如小于0.25um），而在EDI中却没有verifyGeometry出来，似乎这类间距只满足了最小间距（如0.2um）。问题是：

1、EDI中，如何使一般的连线与memory内部的宽线满足drc规则（如大于等于0.25um）？

2、EDI中，如何检查上述spacing error？

zqlv · 发表于 2015-4-6 13:35:26

顺便说一下，检查了一下memory的LEF文件，金属层的坐标没有问题。

icfbicfb · 发表于 2015-4-7 11:12:46

修改lef rule，
在没有精通rule的能力下，不如手改layout，没多少吧

zqlv · 发表于 2015-4-7 17:43:01

回复 3# icfbicfb

也几百个呢，要不然也不想从源头解决问题。

icfbicfb · 发表于 2015-4-7 17:52:25

画个route blockage ，就行了，防止线离的memory太近

[求助] edi时的memory里面与外面的连线drc问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1