vivado clock gating 问题

fengzhepianzhou · 发表于 2015-4-4 08:30:32

1、在vivado中如何设置clock_gating_check？2、vivado中有个自动转化门控为使能的功能，我试下还行，但我在实际项目中做的时候，却不起作用，除了设置（*clock_gate=“true”*）外，还有其他注意事项吗？

淡淡的橙味 · 发表于 2017-5-8 14:36:54

也遇到了同样的问题，求解答

flyover_xiao · 发表于 2017-5-8 16:18:58

FPGA的clock最好还是自己手动改

河源皮 · 发表于 2017-5-9 08:50:41

关注一下，有没有原语可以使用？

账号		自动登录	找回密码
密码			注册

[求助] vivado clock gating 问题