在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: wisdom_luy

[求助] 当前项目芯片投片回来,测试某算法偶尔出错,寻求达人支招。

[复制链接]
发表于 2015-4-3 16:47:02 | 显示全部楼层
有没有可能是测试环境的问题,另外封装也需要check下
回复

使用道具 举报

发表于 2015-4-3 17:54:18 | 显示全部楼层
你描述得太简单了,应该更加详细点。
还可能有:
1,soft PG-connection。后端不好的会出错。
2,floating gate。erc script不好的检查不出来。
3,看看发热功耗什么的有没有异常。
4,130nm 还是有天线,不过天线只是影响yield,应该不影响功能。
5,可以做个快速spice 仿真。理论上可以查出一些问题来。

但是,从描述看,95%以上概率是前端造成的。
回复

使用道具 举报

发表于 2025-7-30 17:53:03 | 显示全部楼层
000
回复

使用道具 举报

发表于 2025-7-30 21:52:29 来自手机 | 显示全部楼层
先降频,如果降频可以解决,说明大概率setup时序违反造成的
回复

使用道具 举报

发表于 2025-7-31 14:45:01 | 显示全部楼层
最后是什么问题
回复

使用道具 举报

发表于 2025-7-31 15:07:29 | 显示全部楼层
首先确认是制造缺陷还是设计缺陷。
制造缺陷? 做没做dft设计,做没做中测成测,是单颗芯片出错还是所有芯片都出错。如果都做了,而且所有芯片都会出错,应该是设计缺陷

设计缺陷? review设计流程,升降频去测,升降压去测
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-29 04:21 , Processed in 0.013182 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表