设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 设计SAR中的比较器时遇到问题
123
返回列表 发新帖
楼主: Mrmentor

[求助] 设计SAR中的比较器时遇到问题

[复制链接]
liuweihui1015
发表于 2017-10-12 17:50:42 | 显示全部楼层
应该是kickback noise影响吧
回复 支持 反对

举报

lihaiqi208
发表于 2017-10-18 00:42:50 | 显示全部楼层
CLK=0 CLKN=1 电路中存在VDD~GND通路，接CLK的PMOS ->差分对->接CLKN的NMOS，Q输出值为VDD电阻分压结果。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

778084265
发表于 2021-12-11 16:08:28 | 显示全部楼层
因为latch复位了啊，clk低电平会把输出节点拉高，想保持加个锁存器就完了
回复 支持 反对

举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 15:35 , Processed in 0.013685 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表