用理想analogLib元件搭建开关电容积分器Switch-Capacitor Integrator（含仿真源文件）

真我个性 · 发表于 2015-3-31 12:48:38

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本教程适用开关电路仿真的初学者。开关电容积分器Switch-Capacitor Integrator原理可参考《CMOS Circuit Design, layout, and Simulation》Third Edition P845-850。
本仿真源文件的电路如下

图1 不带RESET开关电容积分器电路
其中phi1和phi2属于非交叠时钟，即两者有错开，防止两个开关同时导通而产生错误的结果。

图2 不带RESET开关电容积分器电路仿真结果
仿真结果分析可以参见《CMOS Circuit Design, Layout, and Simulation》Third Edition P850，基本分析如下图

图3不带RESET开关电容积分器电路仿真结果分析
一般开关电容积分器电路中会带RESET开关，其电路和仿真结果为

图4 带RESET开关电容积分器电路

图5 带RESET开关电容积分器电路仿真结果

关于switch的两点说明：
参见 http://bbs.eetop.cn/thread-481008-1-1.html

附上原理图和仿真设置源文件，可以直接导入到cadence ic6.10以上版本中直接仿真。

SC_Integrator.tar.gz (40.11 KB, 下载次数: 459 )

导入方法（以Fully_diff_sample_and_hold_ideal库为例）
1.解压Fully_diff_sample_and_hold_ideal.tar到某个文件夹下，例如/csu/project
2.project文件夹为cadence打开的位置，其中有cds.lib文档，打开该文档添加
DEFINE Fully_diff_sample_and_hold_ideal /csu/project /Fully_diff_sample_and_hold_ideal
3.可以在cadence中发现已经导入Fully_diff_sample_and_hold_ideal库成功
4.打开fully_diff_sh原理图，然后进入ADE L
SessionLoad stateCellview
然后点击OK后在运行仿真，即能看到上面的仿真波形。

最后附上本文的word版（和上面文字和图片一模一样）以方便阅读，按需下载

用理想analogLib元件搭建开关电容积分器Switch-Capacitor Integrator（含仿真源文件）.docx (351.48 KB, 下载次数: 610 )

kenddo · 发表于 2015-5-12 23:34:11

谢谢楼主，这个开关还真没用过

cdting · 发表于 2015-5-13 09:14:29

非常感謝~~~

西风醉雨 · 发表于 2015-8-7 17:03:28

回复 1# 真我个性
我在仿真中使用理想开关，但是这个开关并没有起到开关的作用，不管我的时钟为高还是低开关都是打开的，请问这是什么原因？

ccic · 发表于 2015-11-3 15:06:08

回复 4# 西风醉雨

你的这个问题解决了吗？我现在也遇到了，开关一直导通，对控制时钟没有反应。

真我个性 · 发表于 2015-11-4 09:23:23

回复 5# ccic

注意开关的几个端口

podcast · 发表于 2015-11-4 10:15:53

thx for sharing~

ccic · 发表于 2015-11-4 10:26:30

回复 6# 真我个性

感谢回复，端口连接没有问题，四个端口，线圈的两个端口是控制端，开关的两个端口是信号通路。是我的信号给错了，所以结果不对，唉~

morisan · 发表于 2015-12-12 10:38:59

正好最近要用到理想开关，楼上的讨论很有价值！

一客听琴 · 发表于 2016-2-22 09:08:23

非常感谢，正在做这方面的工作！

[原创] 用理想analogLib元件搭建开关电容积分器Switch-Capacitor Integrator（含仿真源文件）

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2