如何做FPGA验证

shifengde · 发表于 2016-3-26 15:06:04

谢谢share

pxj0557 · 发表于 2016-4-1 22:07:12

学习一下，谢谢分享！

loves6036 · 发表于 2016-4-6 14:21:40

very very good!

琴声悠扬 · 发表于 2016-4-8 02:01:09

看看！！！

xmwu · 发表于 2016-4-8 17:46:12

murphy522 · 发表于 2016-4-9 14:26:34

看了楼主写的。也用过 VCS 和 Questasim ，Modelsim 差别不大。都是功能上的逻辑验证。

Questasim 和 Modelsim 是一家。功能可以看做是一样的，也都有第三方语言接口支持 C 语言产生的 dll 也都是gcc编译器，可以说是换汤不换药。SystemVerilog 和 UVM 很虚，一般用在芯片设计上， FPGA不适用。

用哪家的FPGA 还得用符合哪家厂商的代码设计规范。Altera 的代码风格不适合Xilinx 的代码风格，关键是时序上很可能是通不过的。时序约束才是设计成功的关键。时钟跑不动，逻辑再正确也没用。如果只是做做功能上的验证，不是作为FPGA设计项目，楼主当然是可以的。

fengbo_ily · 发表于 2016-4-11 13:47:38

谢谢分享！thanks

木头骑士雷蒙德 · 发表于 2016-7-3 20:56:10

谢谢分享！新的领域参考

skyfighter · 发表于 2016-7-4 07:51:20

他山之石，看看什么启发！

apollo80525 · 发表于 2016-7-4 09:37:11

thanks

[资料] 如何做FPGA验证

站长推荐 /1