设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SystemVerilog与功能验证PDF版
1 ...8910111213141516... 17下一页
返回列表 发新帖
楼主: dager168

[资料] SystemVerilog与功能验证PDF版

[复制链接]
发表于 2017-3-20 09:52:01 | 显示全部楼层
利用verilog 在Quartus中实现 输入四组数据的排序。代码在设计中非常具有参考性
回复 支持 反对

使用道具 举报

花涛
发表于 2017-3-27 09:29:15 | 显示全部楼层
正好需要，谢谢楼主！！！
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2017-4-7 10:06:14 | 显示全部楼层
谢谢楼主分享
回复 支持 反对

使用道具 举报

发表于 2017-4-13 16:36:40 | 显示全部楼层
下看看
回复 支持 反对

使用道具 举报

cdting
发表于 2017-4-26 07:12:10 | 显示全部楼层
非常感謝~~~~~
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

QQben
发表于 2017-4-26 08:36:33 | 显示全部楼层
谢谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2017-5-10 17:53:32 | 显示全部楼层
谢谢楼主分享
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2017-5-10 22:58:02 | 显示全部楼层
多谢分享，学习中
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2017-6-2 23:36:34 | 显示全部楼层
好书
谢谢楼主
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

cdting
发表于 2017-6-16 01:58:48 | 显示全部楼层
非常感謝~~~~~
回复 支持 反对

使用道具 举报

下一页 »
1 ...8910111213141516... 17下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-26 05:44 , Processed in 0.016546 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表