如何打平edi输出gds的via

zqlv · 发表于 2015-2-27 09:28:50

您需要登录才可以下载或查看，没有账号？注册

x

考虑与其它模拟电路进行后仿的需要，希望将edi输出的gds中的via打平。icc有类似的命令：set_write_stream_option -flatten_via。我在edi文档中没有找到相似的选项，请牛人帮忙解决！

icfbicfb · 发表于 2015-2-27 14:28:45

没找到，不是一个机制，可能无法实现的，

要flatten via干啥，

zqlv · 发表于 2015-2-28 10:54:41

回复 2# icfbicfb

是为了防止不同模块拼接时，有via组合重名的情况。

icfbicfb · 发表于 2015-2-28 11:50:07

问题不大的， gds merge的时候会rename的，

zqlv · 发表于 2015-2-28 11:58:30

回复 4# icfbicfb

好的，多谢！

[求助] 如何打平edi输出gds的via