UVM ral实现问题

yqnie · 发表于 2015-2-15 21:12:37

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

一个非标准的接口，自己写了个adapter，集成进环境里，第一个寄存器可以正常写进去，从DUT接口上也能看到地址和写的数据能对应上，但是接下来写第二个寄存器就不行了。感觉写第一个寄存器的write_reg操作没有释放相关的资源，一直占用到仿真timeout. 从driver里看，item_done也都执行到了。请大神指教是什么原因？谢谢。

qw342333 · 发表于 2015-2-16 10:13:41

看看你的编译选项中是否有+define+UVM_DISABLE_AUTO_ITEM_RECORDING这个宏，如果有，你有能删掉，就再你driver item_done之后加上一个tr.end_tr()

yqnie · 发表于 2015-2-16 16:17:36

多谢，我试试看

rfish · 发表于 2018-7-21 21:04:15

多谢，为此debug了三天

[讨论] UVM ral实现问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2