在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1444|回复: 0

[招聘] 【NVIDIA】上海/北京 招聘 后端工程师(physical Design Engineer)

[复制链接]
发表于 2015-2-5 17:03:35 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
一 公司简介
       NVIDIA (英伟达™)(www.nvidia.cn)公司(纳斯达克代码:NVDA)是全球视觉计算技术的行业领袖及GPU(图形处理器)的发明者。作为高性能处理器的GPU可在工作站、个人计算机、游戏机和移动设备上生成令人叹为观止的互动图形效果。公司在全球拥有超过8000名员工,总部在加利福尼亚州圣克拉拉。

工作地址:
上海研发中心【上海申江路5709号(秋月路26号)  矽岸国际2号楼】
北京办公室: 【北京建国门外大街1号中国国际贸易中心 国贸大厦】

二.投递方式
简历发送至HR (Tracy )邮箱:   tracyw@nvidia.com   HR (QQ: 1751315121)  欢迎咨询

四.职位详情-社会招聘的岗位-2年以上后端工作经验;

VLSI -Physical Design Engineer
随着芯片工艺不断进步,设计规模的增大,对性能/功耗比期望的提高,数字芯片物理设计面临着高时钟,低功耗,多应用模式等巨大挑战。芯片的高效和高质量的物理实现是公司竞争力的保证。

作为NVIDIA的ASIC-PD工程师,你将负责从RTL冻结到流片这个阶段中综合,形式验证,约束文件制定,时序收敛以及相关方法学和工艺在时序方面影响的研究工作。在芯片实现方面,你将基于世界上最先进的流程面临最大的挑战。

工作职责:
-芯片集成,网表生成
-综合,网表质量分析
-逻辑等价性验证
-约束文件的创建和验证, 产生底层模块时序约束
-与前端工程师一起分析解决时序问题
-与P&R工程师合作完成芯片物理实现模块划分
-芯片级和模块级时序分析和时序收敛
-特殊工作模式的时序分析和时序收敛, 如IO,TEST等
-产生功能ECO脚本
-以上领域流程的开发,维护和增强
-以上领域方法的研究

职位要求:
-电子工程或相关专业硕士生或本科生 2年以上
-有芯片设计经验
-有相关课程背景:电路设计,数字电路
-有相关EDA工具使用经验者优先:Synopsys (DC/PT/Formality), Cadence (RC/LEC)
-具有脚本编写能力者优先:Perl,TCL
-良好的英语交流能力

祝好
Tracy

Tracy Wu
021-61043650
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 15:51 , Processed in 0.016454 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表