仿SR的时候底部有过冲

jinkobe0709 · 发表于 2015-2-1 17:28:16

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

各位大神，小弟在仿运放SR的时候，加的500-900mV的阶跃,结果底部出现过冲，请问有谁知道这是为什么吗？难道是PM不够？ QQ截图20150201172800.jpg

hezudao · 发表于 2015-2-1 18:25:44

比如说零点

jinkobe0709 · 发表于 2015-2-1 18:53:34

回复 2# hezudao

零点？零点怎样影响的呢？

semico_ljj · 发表于 2015-2-1 21:13:53

xinbida@163.com · 发表于 2015-2-5 10:52:28

能把电路图传上来吗？估计可能是寄生电容造成的，需要看具体电路，才能判断问题出在哪里了？

jinkobe0709 · 发表于 2015-2-5 15:24:25

回复 5# xinbida@163.com
你好，我的电路图就是普通的二级折叠共源共栅结构

hehuachangkai · 发表于 2015-2-5 16:27:20

这是输出MOS M6的寄生COX造成的，在电路正常工作之前，各支路分压VDD。比如第一级输出分压值为10mV,第二级输出分压为5mV，N管M6栅电容两端压差为-5mV。在电路导通的瞬间，第一级先导通，输出为零，第二级正常建立需要一段时间，在此之前，由于电容电荷不能突变，需要维持-5mV的压差，因此输出会在这瞬间建立一个-5mV的电压，类似于pump产生负压。
纯属个人愚见，哈哈。你可以调整M6的L，让它大些，这样子第二级分压就会大于第一级，按理说是不会出现负压的，验证一下。

[求助] 仿SR的时候底部有过冲

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2