在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1933|回复: 4

[求助] 关于运放失真的问题

[复制链接]
发表于 2015-1-31 20:07:51 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近在毕设中用了二级折叠式共源共栅运放,单独仿真时没有出现失真,但是用它搭成跨阻放大器时出现了失真,如下图,想求问一下可能是什么原因? self_amp失真波形.jpg
发表于 2015-1-31 21:36:47 | 显示全部楼层
回复 1# 578738434


    摆幅太大了,输出级晶体管工作都不正常了
 楼主| 发表于 2015-2-1 22:36:39 | 显示全部楼层
回复 2# greatdilly
但是 我单独对运放仿真,信号很大的时候也没有出现失真呀。真不知道什么问题。
发表于 2015-2-2 07:48:31 | 显示全部楼层
本帖最后由 amswu 于 2015-2-2 07:50 编辑

闭环后检查DC点是否还是跟开环相同。
发表于 2015-2-2 08:06:33 | 显示全部楼层
输出都到-2V了,确定是想要的结果?
即便有负电源,看看所有器件的地是怎么接的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-29 13:24 , Processed in 0.025936 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表