在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: greatdilly

[求助] PLL相噪仿真中PSS的设置问题

[复制链接]
发表于 2015-1-25 23:52:58 | 显示全部楼层
pfd/cp仿出来的是电流噪声,乘以Z(LPF)可以变成电压噪声,在VCO上变成phase noise.你可以用pll的近似线性模型(行为级)仿真一下,得到在vco输出端的相噪
发表于 2015-1-27 10:18:25 | 显示全部楼层
设置成auto calculate行么?我也做过mos电路和veriloga混合起来的pll闭环仿真,不过pss/pnoise仿真没有做出来,好像是因为有veriloga模块,请问楼主做出来了么,又是怎么设置的呢
 楼主| 发表于 2015-1-27 11:40:00 | 显示全部楼层
回复 12# Ronalren


   pss没仿出来,报的是hidden state的错误,这个错误得通过修改verilog-A模块的代码来避免,太麻烦,就没继续做了,Ken Kundert的那个教程确实也是行为级做到的,应该有更简单的方法解决。
发表于 2015-1-27 14:04:28 | 显示全部楼层
有没有人用hspice RF仿过PLL呢,我最近在做PLL,看到资料说hspice RF可以专门对PLL做仿真
 楼主| 发表于 2015-1-30 13:10:29 | 显示全部楼层
回复 11# zy_gu@163.com

PFD/CP/LPF经过传递函数计算出来的是功率dBVCO相噪是dBc
能够直接相加吗?
发表于 2015-2-2 10:08:49 | 显示全部楼层
VCO的增益是Kvco/s,LPF上的电压噪声直接转换到phase Noise,单位也是dBc/Hz
发表于 2015-2-2 12:32:46 | 显示全部楼层
回复 14# liliheqing

HspiceRF和spectreRF一样,可以对VCO/CP等模块作PN仿真,算PLL整体的PN还是要自己搭模型的。
发表于 2015-2-6 21:29:19 | 显示全部楼层
trueeeeeeeee
发表于 2018-11-19 13:42:36 | 显示全部楼层
回复 17# zy_gu@163.com


    大神,是否有创建相关的交流群,求拉群,向大神学习~~~~
发表于 2021-8-1 16:45:17 | 显示全部楼层
学习
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 05:18 , Processed in 0.020747 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表