三阶CIFF结构电路仿真结果比matlab差很多

kealvettel · 发表于 2015-1-22 17:38:55

回复 10# greatdilly

matlab的建模我加入了你说的那些非理想因素。如果方便的话加一下QQ讨论？我的QQ号389519986

kealvettel · 发表于 2015-1-22 18:00:47

回复 10# greatdilly

在matlab建模下我设置的采样电容为413fF，运放的增益，SR，等参数也都写在matlab代码里了，我试了在matlab代码里将采样电容翻倍，对SNR的改变不大。

kwankwaner · 发表于 2015-1-22 20:29:50

回复 5# kealvettel

第一级cap根据kt/C噪声决定，你要做16位的，400多f小了点，你自己算吧，让噪声小于量化噪声的1/10最好

kwankwaner · 发表于 2015-1-22 20:30:31

回复 5# kealvettel

第一级运放的输入噪声呢，第一级很重要，不要三级都一样

greatdilly · 发表于 2015-1-22 22:38:01

回复 12# kealvettel

采样电容翻倍，积分电容翻倍了吗？
一般第一级电容应该比后级的要大

kuxuanxinzai · 发表于 2015-1-23 09:13:38

回复 13# kwankwaner

噪声小于量化噪声的1/10，搞笑吧！

kuxuanxinzai · 发表于 2015-1-23 09:15:37

回复 3# kealvettel

你的时钟是多少？ target　ＳＮＤＲ是多少？　现在你的时序能够对得上吗？理想运放是否有限幅？

杨柳风 · 发表于 2015-1-23 09:20:14

您好：噪低过高，谐波过大，感觉可以从以下几个方面考虑：
1.是否是结构有问题。这里你采用的前馈结构，主要看以下系数的设定是否有问题。可以行为仿真一下，看积分器的摆幅是否过大，在电路中是否具有可行性。
2.如果行为模型没什么问题，映射到电路中一般不会有问题。前提是，首先保证连接正确。可以查看一下开关时钟，电源、地，比较器等地方连接是否有问题。如果没啥问题，那很可能是电路模块的原因。
3.放大器的增益带宽积、摆率、摆幅受限时，容易导致噪低升高，谐波增大。可以用一个具有足够裕量的放大器替代原来的放大器，仿真一下。
4.开关导通电阻过大导致建立不够也会导致噪低升高、谐波问题。根据采样电容大小，可以粗略估算一下所需开关导通电阻的上限，然后选择合适的尺寸。也可以先使用理想开关仿真一下。
5.看一下比较器的时序是否有问题。
水平有限，只能想到这么多，祝顺利！

kealvettel · 发表于 2015-1-23 10:58:06

本帖最后由 kealvettel 于 2015-1-23 11:00 编辑

回复 17# kuxuanxinzai

谢谢您的回复，我的采样时钟500k，目标sndr大于90，理想运放没有限幅，全摆幅的100dB增益。请问时序对的上是指什么？现在比较器是能够正常工作的。麻烦了

kuxuanxinzai · 发表于 2015-1-23 13:52:49

回复 19# kealvettel

你在matlab里模型的时序，和你电路里面的时序能够对得上吗？

[求助] 三阶CIFF结构电路仿真结果比matlab差很多

站长推荐 /2