N12接3.3V

PERRY_C · 发表于 2015-1-19 18:59:30

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

设计了一个CML，用的管子都是n12的，三只管子，但是CML需要输出3.3V的电平，然后我就把VDD接到了3.3V。这么接会怎样？会不会存在管子被击穿的危险？可以怎么来仿真确认管子的安全性？

etiet · 发表于 2015-1-19 19:43:38

找工艺厂要aging model，做aging 仿真，一般需要考虑GOI,HCI,NBTI和PBTI效应。

etiet · 发表于 2015-1-19 19:44:26

这个电压瞬间击穿可能性还是比较小的，一般是长期的失效。

btwangpeng · 发表于 2015-1-19 20:59:41

11111

semico_ljj · 发表于 2015-1-19 21:58:25

不能这么用

fuyibin · 发表于 2015-1-20 09:23:12

低压nmos并不是一定不能用在高压域，但是要仔细检查
保证n12 vgs/vds/vgd都不能有overstress

semico_ljj · 发表于 2015-1-20 09:42:12

回复 6# fuyibin

内部设计基本不太可能，外围ESD设计见过

etiet · 发表于 2015-1-20 10:58:09

回复 7# semico_ljj

实际上已经有不少公司在高速ADC的运放里这么做了，ADI,BCM都有产品。BCM的12bit3G的论文上也提到过。这个paper主要是输入对管用core器件，当然高速场合，更多的core器件在IO电压下的应用，远不止论文发的这几篇。只要保证上下电和工作时不超压（实际上即使超压，只要幅度不大，问题也不是很大，只要在spec要求的工作年限内，aging性能仿真没问题就OK啦）

semico_ljj · 发表于 2015-1-20 15:12:13

回复 8# etiet

IO接口采用cascode 可以降压能采用低压器件

zy_gu@163.com · 发表于 2015-1-20 16:08:11

不能这么接吧

[求助] N12接3.3V

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2