差分运放共模输入电平由什么决定？

kjlin007 · 发表于 2014-12-29 10:33:50

好討論學習學習

lvbenqiang123 · 发表于 2014-12-29 11:28:07

回复 10# uopuwe

首先，采样Phase1 放大器是用不到的。Phase2时候，opamp两端输入共模电平还是VCM，感觉你连接后边 VOUT的是Phase2吧？为什么是Phase1？或者前边画错了。

fightshan · 发表于 2014-12-29 11:41:21

楼上的几位兄弟，我把图更新为全差分结构了，要讨论的也是全差分结构，单端输入很好理解的，运放一个输入端 ...
uopuwe 发表于 2014-12-28 19:08

登录/注册后可看大图

呵呵之前的问题都还没搞清楚就换了张图？这问题问的也是醉了

mikeppq · 发表于 2014-12-29 17:13:04

电容不是隔直的，是用来消除input offset用的

师大老六六 · 发表于 2014-12-29 22:38:24

学习了

uopuwe · 发表于 2014-12-30 09:22:43

回复 12# lvbenqiang123

ota后面的开关是phase1，否则积分阶段就会和下一级采样连接，是不对的，其实这个开关可以不看的，不影响前面的特性，当作悬空就行。你说phase2阶段，运放的共模输入电平就是vcm，为什么？能给出推导吗

uopuwe · 发表于 2014-12-30 09:24:32

回复 13# fightshan

朋友你好，我的主帖里一直问的都是差分结构，单端结构是很简单的，不用讨论的。一起来分析一下差分的情况吧

justinelee · 发表于 2014-12-30 17:34:55

回复 1# uopuwe

楼主没有画出RST把。第一个周期前RST会把OP输入端清空，然后PH2D导通的一瞬间VCM传过来，然后再charge share到稳定点位。
以后每个hold phase都在原来基础上加减。所以VCM应该不同周期不一样。

uopuwe · 发表于 2014-12-31 15:03:01

回复 18# justinelee

v1应该和输出共模和输入共模都有关系，此外还与v1点的初始值v1(0)有关，不知道这样的观点对否？从仿真来看，无论加或不加reset开关，v1都可以建立到一个定值。

虎大王 · 发表于 2014-12-31 16:01:46

本帖最后由虎大王于 2014-12-31 16:06 编辑

回复 4# fightshan

直流过不来，不代表共模是0 。共模是交流信号中相位相同的信号，而不是直流信号。你所说的应该是差分运放的输入管偏置电压。这个电压是又外部给的。此外我觉得你这个图有问题。

[求助] 差分运放共模输入电平由什么决定？