差分运放共模输入电平由什么决定？

上海大学 · 发表于 2015-5-14 19:11:11

。。。。。。。。。。。。。

zhang_asic · 发表于 2016-7-29 10:35:36

好问题

gtfei · 发表于 2023-4-19 18:44:23

本帖最后由 gtfei 于 2023-4-20 09:56 编辑

2023了，同样疑惑的我也遇到此问题，尝试解答该现象，参考链接：
开关电容积分器自建立输入共模分析 - gtfei的日志 - EETOP 创芯网论坛 (原名：电子顶级开发网) -

gtfei · 发表于 2023-4-20 09:21:08

本帖最后由 gtfei 于 2023-4-20 09:57 编辑

gtfei 发表于 2023-4-19 18:44
2023了，同样疑惑的我也遇到此问题，尝试解答该现象，参考链接：
开关电容积分器自建立输入共模点分析 - gt ...

不好意思，博客暂时撤回了，目前已重新发布

模拟电路入门者 · 发表于 2023-10-17 15:59:37

其实这个很简单啊，采样的时候把输入共模电压也采样了，转移的电荷里有共模电压了，这就是运放的输入共模，懂了吗，我现在遇到一个，采样的时候电容是悬空的电路，所以现在就不懂了。

icdane · 发表于 2023-10-18 08:12:47

这个电路应该还缺一个phase。仅上面的phase是没法定共模电压的。

851948531 · 发表于 2024-4-9 11:28:00

我最近做SDM也发现了这个问题，hold阶段，输入端电压是虚短的，但是共模电压不稳定。积分阶段由于两个电容放电速度不同，共模电压也不会完全建立到中间值

胡萝卜真甜呀 · 发表于 2024-5-16 13:50:03

请教楼主，我参照图片上的结构搭的一个电路，输入信号为f=100k，vpp=100mv的正弦信号，开关电容的的频率为1M，仿真结果如图，为什么在位置2这里的信号vpp只有68mv，这样的输出正常么？

[求助] 差分运放共模输入电平由什么决定？