在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1366|回复: 3

[求助] 关于修改cell到达优化的一点疑惑

[复制链接]
发表于 2014-12-26 19:31:31 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
222.jpg

有一种优化策略如上图所示,那么为什么不把lib中所有的cell都弄成类似形式呢,这样一来,net就短了,不就可以提高频率了吗
发表于 2014-12-26 20:00:45 | 显示全部楼层
本帖最后由 Timme 于 2014-12-26 20:01 编辑

你这个和线长关系不大。你觉得一个AND2和一个OR2以Cluster的方式摆放(紧贴着临近摆放),互联的net会很长吗?

关键在于,这个AO21的Cell,本身的Delay是(AND2 + OR2)的一半,不信你去查查Lib。
 楼主| 发表于 2014-12-26 21:23:19 | 显示全部楼层
回复 2# Timme
有什么原因吗 为什么这样的话 本身delay就会降低呢;我知道cell 的delay是和输入信号的trasition time和load有关的
发表于 2014-12-26 21:32:50 | 显示全部楼层



这里说的是Instrinc Delay。你去看看AO21的CDL,把管子电路画出来,就清楚了。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-8 00:59 , Processed in 0.017835 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表