formality读入library后，会产生后缀是#PWR的单元

zylxzxcyz · 发表于 2014-12-15 16:55:15

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

本帖最后由 zylxzxcyz 于 2014-12-19 17:28 编辑

formality读入library后，就会产生后缀是#PWR的单元，不知道为什么？比如说正常的标准单元名字是AND2，那么读入library后，会产生两个相应的标准单元，AND2和AND2#PWR，
然后set top时，就会不停地对后缀是#PWR的标准单元create blackbox，停不下来，有人知道是为什么吗？

icfbicfb · 发表于 2014-12-15 17:07:38

晕啊，啥版本，你读入了db么，做为read_db -tech std.db

zylxzxcyz · 发表于 2014-12-15 19:04:24

回复 2# icfbicfb

读了DB啊~~版主~~就是读了DB之后才发生的这种情况~~图不好导出来~~明天会有图~~~ 要不我问一下foundary吧~~~我试了一下以前的工艺，就不会出现这种状况~~~
明天我上图吧~~谢谢斑竹了~~~

icfbicfb · 发表于 2014-12-16 11:01:05

fm版本太低了吧，啥版本

zylxzxcyz · 发表于 2014-12-19 17:27:39

我找到答案了~~是因为DB库里面有定义power和ground的pin脚，使用如下formality命令，禁止读入power和ground的pin脚即可~~

# for Non UPF Mode (no check for pg_pin)
set verification_verify_unread_tech_cell_pins false

flyskyseu · 发表于 2023-7-28 16:22:13

zylxzxcyz 发表于 2014-12-19 17:27
我找到答案了~~是因为DB库里面有定义power和ground的pin脚，使用如下formality命令，禁止读入power和ground ...

我也遇到同样的问题，但是用这个方法没用。

我用 set hdlin_allow_partial_pg_netlist true 就可以比过了

zylxzxcyz · 发表于 2023-10-31 13:28:58

9年了

MQSDREAM · 发表于 2023-12-27 04:12:06

zylxzxcyz 发表于 2023-10-31 13:28
9年了

9年前你是如何解决的

我要去NV數位 · 发表于 2024-4-23 10:48:13

用了同 6樓的 set hdlin_allow_partial_pg_netlist true

账号		自动登录	找回密码
密码			注册

[解决] formality读入library后，会产生后缀是#PWR的单元

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1