在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7219|回复: 14

[求助] UMC 153nm shrink process

[复制链接]
发表于 2014-12-5 23:23:02 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大神,UMC 153nm shrink process有做过么?初次接触可以shrink的工艺,而且是改版UMC  BCD 180nm工艺的版图,应该需要注意什么?
 楼主| 发表于 2014-12-6 00:12:59 | 显示全部楼层
回复 1# 冰点火龙


    这里是180nm shrink 85%后得到153nm的。
发表于 2014-12-7 10:07:45 | 显示全部楼层
没啥注意的吧,按照0.18画,fab生产的时候自己shrink的,

看看文档吧
 楼主| 发表于 2014-12-10 23:33:25 | 显示全部楼层
回复 3# icfbicfb


    我看文档,说是Analog部分不建议shrink,需要先放大118%,这样的话是不是整个Chip都要放大118%,只有需要shrink的部分(比如PR部分)不放大吧?
发表于 2014-12-11 10:19:33 | 显示全部楼层
对,analog部分sizeup 118% , 数字部分不动,
发表于 2014-12-11 10:19:55 | 显示全部楼层
其实也无所谓, 90% shrink对analog部分有多大影响呢,不大的,
 楼主| 发表于 2014-12-11 23:12:40 | 显示全部楼层
回复 6# icfbicfb


    由于是修改版图,很多线都是边贴边画的,放大后很多贴边的线会断开,lvs过不了,这种问题应该怎样解决?
    还有就是放大后Contact、Via都会变大,还有一些Layer(比如NPLUS)会出现误差,这样DRC也过不了啊。
发表于 2014-12-12 10:44:16 | 显示全部楼层
直接看看doc吧,不同fab shrink rule/flow
还确实有差别,
 楼主| 发表于 2014-12-12 23:14:55 | 显示全部楼层
回复 8# icfbicfb

  谢谢你!
发表于 2015-11-14 09:53:35 | 显示全部楼层
回复 1# 冰点火龙


   好问题,点赞
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 05:26 , Processed in 0.026128 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表