马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
大家好,我在用SIwave进行电源完整性仿真时,仿真对象是2.5V供电的DDR SDRAM的噪声,DDR芯片的电源引脚以及相应的电容上的噪声的测试与仿真结果如表所示
DPO7354_TAP3500_200M_10mV代表使用的示波器是DPO7354,探头是TAP3500,200M表示示波器的带宽,10mV表示精度(即纵坐标每格代表10mV);Simulation_30%代表DDR SDRAM的驱动强度为30%,60%代表DDR SDRAM的驱动强度为60%,Full代表驱动强度为100%
实际使用时DDR的驱动强度是Full,仿真结果与测试结果相比有一定差距,2G带宽的测试结果与Full的仿真结果中芯片引脚上的噪声差别比较大,是不是因为示波器的2G带宽无法抓到更高频率的噪声而使测试结果小了?
请问有人做过SIwave电源完整性仿真吗?大家做出来的结果与测试结果相差大吗?给一些帮助!
谢谢!
Pin&电容 | DPO7354_TAP3500_200M_10mV | DPO7354_TAP3500_500M_20mV | DPO7354_TAP3500_2G_50mV | Simulation_30% | Simulation_60% | Simulation_Full | C262 | 18.0 | 24.0 | 42.0 | 22.8 | 28.6 | 40.2 | C261 | 18.8 | 24.8 | 42.0 | 26.4 | 33.2 | 46.8 | C260 | 20.8 | 25.6 | 42.0 | 26.0 | 32.4 | 46.1 | C257 | 17.6 | 25.6 | 44.0 | 17.6 | 21.9 | 30.7 | C256 | 22.0 | 28.0 | 48.0 | 23.3 | 29.7 | 43.5 | C255 | 19.2 | 24.8 | 42.0 | 25.9 | 32.2 | 47.0 | U6_3 | \ | 135.2 | 186.0 | 259.8 | 319.6 | 445.3 | U6_9 | \ | 181.6 | 230.0 | 258.9 | 318.5 | 443.7 | U6_15 | \ | 204.0 | 238.0 | 271.6 | 334.2 | 464.8 | U6_55 | \ | 178.8 | 210.0 | 251.8 | 310.1 | 432.1 | U6_61 | \ | 148.0 | 206.0 | 271.6 | 334.2 | 464.8 |
|