|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
最近在做一个c语言算法移植到fpga上的项目,遇到一个问题,c语言上有一个全局的结构体,几乎每一个函数都会用到它里面的元素,请问碰到这种问题一般怎么处理啊?
目前我们是把这个结构体放在一个blkram里面,然后用了一个调度模块,可以让16个用户通过req和ack访问这个blkram,但是现在发现16个用户远远不够用。
本人是第一次做软到硬的算法移植,如果有人有c语言到verilog移植这方面的资料给我参考一下,将感激不尽!谢谢了。 |
|